数字电路检测题

一、填空题

1. （153）10=（ ）2。 2. （123）10=（ ）2。 3. （103）10=（ ）2。

4. （100001100001）8421BCD=（ ）10。 5. （01011001）8421BCD=（ ）10。 6. （28）10=（ ）8421BCD。 7. （69）10=（ ）8421BCD。 8. （1996）10=（ ）8421BCD。 9. （101010）2=（ ）10。 10. （111000）2=（ ）10。

11. 8421BCD码各位的权分别是 。

12. 四位二进制数码可以编成 个代码，用这此代码表示0~9十

进制数的十个数码（字），必须去掉 个代码。

二、选择题

1. 三位二进制数码可以表示的状态有（ ）

a. 4种； a. 与逻辑；

b. 8种；

c. 16种。

c. 非逻辑。

2. 对于灯亮而言，总开关和台灯上开关的逻辑关系为（ ）

b. 或逻辑；

3. 信号的周期T与频率f的关系是（ ）。

a. T2f

1b. T=2f 1c. T=f

4. 信号的角频率与频率f的关系是（ ）。

12fa.

b. 2f

c.

1f

d. 11001

d.1001101

5. 十进制数25转换为二进制数为（ ）。

a. 110001 a. 1100001 （ ）。

a. 8421BCD码 b.余3BCD码 a.8421BCD码

码三、判断题 1. 2. 3. 4.

BCD码即8421码。

（ ）

（ ） （ ）

（ ）

八位二进制数可以表示256种不同状态。 二进制编码只能有于表示数字。

b.余3BCD码

c. 5421BCD码 d. 2421BCD码

c. 5421BCD码

d. 2421BCD

8. BCD代码10000001表示的数为(121)8,则该BCD代码为（ ）。

b. 10111

c. 10011

6. 十进制数77转化为8421BCD码为（ ）。

b.1110111

c. 01110111

7. BCD代码为（100011000100）表示的数为(594)10，则该BCD代码为

逻辑电路的输出变量与其输入变量之间为一定的逻辑关系。

5. 6. 7. 8. 9.

逻辑变量的取值可以是任意种。

（ ） （ ） （ ） （ ） （ ） （ ）

十进制数只能用8421BCD码表示。

任何一个十进制整数都可以用一个任意进制的数来表示。 的十个数码（字）。

四位二进制数码有16种组合，其中任意10种组合均可以对应表示十进制数中在数字电路中，数码是通过电路或元件的状态来表示的。

10. 二进制数1001和二进制代码1001都表示十进制数9。

第二章 自测题

一、填空题

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12.

组成数字逻辑电路的基本单元电路是 ，它能够实现 间的某种逻辑运算。

集电极开路门电路，简称为 。

典型TTL与非门的阈值电压Vth通常 。 TTL与非门的电压传输特性是指 。 异或门是实现 的门电路。

MOS门电路的优点有 等。 MOS集成门电路分为PMOS门和 。

TTL与非门的平均传输延迟时间tpd是指 的平均值。 TTL与非门的扇出系数No是指 ，TTL与非门的扇出系数通常为 。

TTL与非门的扇入系数NI是指 ，通常NI≤5，，若需增加输入端数时可使用 。

三态门的三态输出是指输出 、 三种状态。

所谓“线与”就是将几个OC门的输出端直接相连，实现 的逻辑功能。

二、选择题

1. 2. 3. 4. 5. 6.

典型的五管TTL与非门，当输入端有低电平时，多发射极三极管处于（ ） a 截止状态； a. 00； a. 悬门；

b. 深度饱和状态；

c. 10

c. 放大状态。

两输入与非门，使输出F=0的输入变量取值的组合为（ ）

b. 01；

d. 11。 c. 接地。

MOS与非门多余输入端的处理办法是（ ）

b.接高电位； b. 悬空；

MOS或非门多余输入端的处理办法是（ ） a. 接高电平； a. 与门； （ ）

c. 接低电平。

为实现“线与”逻辑功能，应选用（ ）

b. OC门；

c. 异或门。

TTL三态逻辑门的逻辑符号如下图所示，E端为控制端，低电平控制有效的是

图a

a. 图（a）；

7.

a. 与门；

输入A B 0 0 0 1

图b

b. 图（b）。

c. 异或门。 输入A B 1 0 1 0 输出 F 0 1 按正逻辑体制，与下面真值表相对应的逻辑门应是（ ）

b. 或门；

输出F 0 0 8. 电路如图，TTL门电路带同类门的个数为N，其低电

平输入电流为1.5mA，高电平输入电流为10μA，最大灌电流为15mA，最大拉电流为400μA ，则（ ）。a. N=5 C. N=20

d. N=40

b. N=10

三、判断题

1.

2. 3. 4. 5. 6. 7.

非门输出电压的大小与输入电压的大小成比例。

（

）

（ （ （ （

（

） ） ） ） ）

TTL与非门与CMOS与非门的逻辑功能不一样。

TTL门电路的额定电源电压VCC为正5V，使用时极性不能接反。 （ CMOS电路CC4000系列的电源电压值VDD为3～18V。 可将TTL与非门多余输入端经电阻接正5V电源。 可将TTL或非门多余输入端接地。 他们处于高阻状态。

）

（

多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其

8. 9.

TTL与非门采用复合管作输出级的负载电阻，可提高TTL与非门的带负载能力。

）

三输入与非门，当其中一个输入端的值确定后，输出端的值就能确定。（

）

（ （ （

） ） ）

10. 可将与非门的输入端并联后作非门使用。 11. 门电路具有多个输入端和多个输出端。

12. 典型TTL门电路输出的高电平为5V、低电平为2V。

四、写出图示电路的逻辑函数表达式：

（a）

(b)

(c)

(d)

(e)

五、按要求画波形

已知逻辑图及输入波形如图所示，试分别画出各自的输出波形。

第三章 自测题

一、填空题

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.

逻辑代数是分析和设计 的数学工具。

逻辑代数中的变量有 种取值，而且其取值没有 的概念。

逻辑代数研究的基本问题是 之间的因果关系，这一关系称为 。

表示逻辑关系的方式有 五种。

逻辑代数中的基本运算有 。

实现基本逻辑运算功能的电路分别是 。 称之为正逻辑，反之，则称为负逻辑。 在F=AB+CD的真值表中，F=1的状态有 个。 在F=AB+C的真值表中，F=1的状态有 个。 从结构上看，组成组合逻辑电路的基本单元是 。

组合逻辑电路的输出状态，仅与 有关而与电路 无关。

二、选择题

1.

如果采取负逻辑分析，正与门即（ ） a. 负与门；

2.

b. 负或门；

c. 或门。

与或表达式AAB等于（ ） a. AB；

3.

b. AB；

c. A+B。

与或非表达式AB等于（ ） a. AB；

b. AB；

c. AB。

4.

与非表达式AB等于（ ） a. AB；

b. AB；

c. AB。

5. 下列等式中，正确的是（ ）

a. ABC(AB)(AC)； 6. 7.

a. n个；

b. n+2个；

b. AA0。

n

n个变量的逻辑涵数，其全部最小项有（ ）

c. 2个。

在下列函数中，F恒为0的是（ ）。

a.c.8.

F(ABC)m0m2m5F(ABC)m0m2m5b.d.F(ABC)m0m2m5F(ABC)m0m2m5

逻辑函数F(AB)(BC)(AC)的最小项标准形 式为( )。

a.c.F(ABC)(0,2,3)F(ABC)(0,2,3,5)b.d.F(ABC)(1,4,5,6,7)F(ABC)(0,1,5,7)

三、采用代数法化简下列逻辑函数式

(1)FA(AB)B(BC)B(2)FABABBCBC(3)FACBCB(ACAC)(4)FACDBCBDABACBC

四、采用卡诺图化简下列逻辑函数表达式

(1)FABCDD(BCD)(AC)BDABC(2)Fm(0,1,2,5,6,7,8,9,13,14)(3)Fm(0,2,4,6,9,13)d(1,3,5,7,11,15)(4)Fm(0,13,14,15)d(1,2,3,9,10,11)五、按要求完成下列题

目

XABADBCCD1、判断函数X、Y间的逻辑关系YABDACBCD

XBCABDABDABCD，且ABDABD04，6，9，13，14）d（0，1，3，8，11，15）Ym（2，2、已知函数X、Y，求X+Y

第四章 自测题

一、填空题

1. 2.

加法器的功能是完成二进制数的 运算。 半加器只考虑加数和被加数相加，以及 不考虑 。

3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16.

全加器不仅考虑加娄和被加数相加，以及向高位进位，还考虑 。 二——十进制码简称为 码。

8421码是一种常用BCD码，该编码从高位到低位对应的权值分别为 所以称为8421码。

所谓编码是指 过程。 所谓编码器是指 的数字电路。

编码器的输入是 ，编码器的输出是 。 二进制编码器就是 的数字电路。

优先编码器允许几个信号 ，而电路对 。

用四位二进制数码可以编成 代码，若编制BCD码，必须去掉 代码。

译码是编码的 过程。

译码器的输入是 ，输出是 。 数字显示译码是将 去控制数字显示器工作。

与非门译码器的优点是 ；当输入逻辑变量≥6时应采用的 方式。

数据选择器能从 进行传输，四选一数据选择器可以从 中选择出 进行传输。

二、选择题

1. 2. 3.

下列器件中属于组合逻辑电路的是（ a. 编码器； a. 全加器；

b. 触发器； b. 半加器。

）

c. 0100。

）

）

）

c. 计数器。

既考虑低位进位，又考虑向高位进位，应选应（

七段显示译码器，当译码器七个输出端状态为abcdefg=0110011时（高电平有效），输入定为（ a. 0011；

b. 0110；

4. 5. 6. 7.

若译码/驱动器输出为低电平时，显示器发光则显示器应选用（ a. 共阴极显不器；

b.共阳极显示器。

）

b. 4线——10线译码器。

c. 0111。 ）

c. 分配器。

对8421BCD码进行译码应选用（ a. 3线——8线译码器； a. 1011； a. 编码器；

下列数码均代表十进制数4，其中按余3码编码的是（ ）

b. 0110； b. 选择器；

欲使一路数据分配到多路装置应选用（

三、判断题

1. 2. 3. 4. 5. 6. 7.

BCD码即为8421码。 8421码属于BCD码。 余3码属于BCD码。 格雷码是有权码。

（ （ （ （

） ） ） ）

） ） ）

组合逻辑电路具有记忆功能。 显示器的作用仅显示数字。

（ （ （

二进制数1001和二进制代码1001都表示十进制数9。

8. 9.

译码器可以是一种多路输入、多路输出的逻辑部件。 意的过程。

）

（

（

）

编码是将汉字、字母、数字等按一定的规则组成代码，并赋于每个代码一定含

10. 电话交换机具有译码的功能。 （ （ （ （ （

） ） ） ） ）

11. 数字电路中最基本的运算电路是加法器。 12. 构成组合逻辑电路必须有触发器。 13. 数据分配器和数据选择器的功能相反。 14. 带使能端的译码器可作数据分配器使用。

四、电路分析

1 下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C，输出逻辑

函数为F1，F2，试写出其逻辑表达式。

2 分析下图的逻辑功能。

3

逻辑电路如图所示，当开关S拨在“1”位时，七段共阴极显示器显示何种字符（未与开关S相连的各“与非”门输入端均悬空）。

abcdefg&&&&&&&012345S6

五、综合题

设计一个全减器，设被减数和减数分别为变量A、B，低位向高位的借位信号为V。本位的差为D，本位向高位的借位为Y。试列出真值表，写出表达式。然后按要求完成下列问题： 1. 2.

用3/8译码器74138和附加门电路实现。 用八选一数据选择器74151实现。

第五章 自测题

一、填空题

1.

触发器按结构分类可有 、 、 和 四种。按逻辑功能分类可有 、 、 、 、和 五种。 2. 3. 4. 5.

描述触发器逻辑功能的方法有 。 防止空翻的触发器结构有 。 触发器的基本性质 。 从结构上看，时钟同步R-S触发器是在基本R-S触发器的基础上增加了 构成的。 6. 7.

基本R-S触发器输入端S、R之间的约束条件是 ，同步R-S触发器S、R之间的约束条件是 。

从结构上看主从结构的触发器是由主触发器和 组成。其工作时受时钟脉冲CP控制，CP=1时 CP=0 。 8. 9.

J-K触发器的逻辑功能有 。俗使J-K触发器存在着 现象，它的危害 。

10. 用TTL与非门构成的基本R-S触发器的翻转时间为 。同步R-S

触发器翻转完毕需要的时间为 。

11. 从CP脉冲前沿到达时起到触发器翻转完毕的时间称为 。 12. CP脉冲前沿到达后，要求触发信号[D]在一定时间内维持不变，这段时间称

为 。

13. 触发信号[D]超前于CP脉冲前沿建立稳定值所需的时间称为 。

Qn1Qn,J端应

为 ，K端应为 。

14. 右图所示为用与非门构成的基本R-S

触发器，如果初态为0，当SD1,RD1时，则触发器输出Q端为 状态、Q端为 状态；若

SD0,RD1时，Q为 状

态，Q端为 状态。

15. 右图所示为用与非门构成的同步R-S触发

器，若时钟脉冲CP=0、R=0、S=1，则C门D门输出均为 ，触发器的状态 变化；当CP=1时，C门输出为 。D门输出为 ，此时Q端为 状态，

Q端为 状态。

16. J-K触发器的逻辑符号如图所示

Qn1Qn,则RD应为 、J

应为 、K应为 。

二、选择题

1.

用的器件是（ ） a. 触发器；

2.

a. 负跳变；

b. 选择器。 b. 正跳变。

图2所示为触发器逻辑符号，要使触发器翻转，时钟脉冲须为（ ）

有一位二进制数码（信号）需暂时存放应选

图2 图3

3. 4. 5.

图3中，A=1、Qn=0, 当CP=1时Qn+1应是（ ） a. Qn+1=1

b. Qn+1=0。

K=0;

J-K触发器在CP脉冲作用下，欲使Qn+1=1，则必须使（ ） a. J=0 K=0；

b. J=0 K=1；c. J=1 a. D=0； 6.

d. J=1 K=1。

D触发器在CP脉冲作用下，欲使Qn+1=1，则必须使（ ）

b. D=1。

如图所示D触发器构成T'触发器应该（ ） a. 将Q端与D端连接； 7.

a. 与门；

应是（ ） b. 非门；

c. 或门。

b. 将Q端与D端连接。

将J-K触发器转换成D触发器，下图所示虚线框中

8.

下图所示各触发器在CP脉冲作用下可改变原状态的翻转触发器是（ ） a. 图（a）；

b. 图（b）。

图(a) 图(b)

9.

下图所示各触发器，在CP脉冲作用下，可保持的触发器是（ ） a. 图（a）；

b. 图（b）。

图(a) 图(b)

10. 某触发器的状态转换图如图所示，该触发器应是（ ）

a. J—K触发器；

b. 钟控R-S触发器；

A=1 A=1 c. D触发器。

A=0 0 A=0 1

c. D触发器。

11. 某触发器的状态转换图如图所示，该触发器应是（ ）

a. J—K触发器；

b. 钟控R-S触发器；

12. 某触发器的特性方程

a. D触发器； a. Qn=0；

Qn1XQnXQn，该触发器应是（ ）

b. J-K触发器；

c. T触发器。

13. 电路如图所示，该触发器的初态为0，经2个CP脉冲后，Q端的状态应是（ ）

b. Qn=1。

14. 由2个D触发器组成的电路如图所示，设定初态Q2Q100，经3个CP脉冲作

用后，触发器的状态应是（ ） a. 00；

b. 01；

c. 10；

d. 11。

三、判断题

1. 2. 3. 4. 5.

具有记忆功能的各类触发器是构成时序电路的基本单元。 基本R-S触发器有0或1两种状态。

当RD0,SD1时无论触发器初态如何，触发器被置1。

（ ） （ ）

（ ）

在CP脉冲作用下，某触发器的功能如下表所示，该触发器定为D触发器。（ ） 在CP脉冲作用下，某触发器的功能下表所示，该触发器定为R-S触发器。（ ）

3题表 4题表

6.

T’触发器的特性方程为D触发器的特性方程为7.

Qn1T；

（ ）

Qn1D。

（ ）

某触发器的状态转换图如图所示，该触发器定为D触发器。 （ ）

8.

主从J-K触发器的RD和SD是直接置0、置1端，欲从SD端将该触发器置1，还必须有CP脉冲的下降沿配合。 9.

（ ）

维持—阻塞D触发器的直接置位、复位端(RD,SD)通常（不用时）要接高电平。

（ ）

四、分析题

1、试完成下列各触发器的转换：

（1）将J-K触发器转换成T触发器。

（2）将D触发器转换成T触发器。

2、逻辑电路如图所示，D 触发器的状态表，并根据C脉冲及D的波形画出输出Q的波形（设Q的初始状态为“0”）。

DQQCDCQ

3、设负边沿JK触发器的初始状态为0，CP、J、K信号如图所示，试画出Q端的波形。

第六章 自测题

一、填空题

1 2 3 4

数字逻辑电路常分为组合逻辑电路和 两种类型。 时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与 有关。

时序逻辑电路由 两大部分组成。 时序逻辑电路按状态转换的方式来分，可分为 和 两大类。

5 时序逻辑电路按输出的依从关系来分，可分为 两种类型。

6 同步时序电路有两种分析方法，一种是 ；另一种是 。 7 同步时序电路的设计过程，实为同步电路分析过程的 过程。 8 异步时序逻辑电路可分为 和 。

二、判断题

1 2 3 4

时序电路无记忆功能。

（ ） （ ） （ ） （ ）

从电路结构看，时序电路仅由各种逻辑门组成。

从电路结构看，各类触发器是构成时序电路的基本单元。 自启动。

电路误入无效循环状态，在CP脉冲作用下，可以返回到有效循环的电路具有

（ ）

5 同步时序电路的设计又称同步时序电路的综合。

三、电路分析题

1

逻辑电路如图所示，试分析该电路的逻辑功能。

2

逻辑电路如图所示； 1) 写出时钟方程； 2) 写出驱动方程； 3) 求解状态方程； 4) 列写状态表；

Q1的波形，5) 已知C脉冲波形，画出输出Q0，判断该计数器是加法还是减法？

是异步还是同步？（设Q0，Q1的初始状态均为“00”）。

3

电路如图所示，试画出各点的波形。

四、时序逻辑电路的综合

设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。

第七章 自测题

一、填空题

1. 2. 3. 4. 5. 6. 7. 8.

计数种类繁多，若按计数脉冲的输入方式不同，可分为 两大类。

按计数器进制不，可将计数器分

为 。 按计数器数增减情况不同，可将计数器分为 。

二进制计数器是逢二进一的，如果把n个触发器按一定的方式连接起来，可构成 。

一个十进制加法计数器需要由 J-K触发器组成。

三位二进制计数器累计脉冲个数为 ；四位二进制计数器累计脉冲个数为 。

寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为 和 。

数码输入寄存器的方式有 ；从寄存器输出数码的方式有 。

二、选择题

1. 2.

有一组代码需暂时存放，应选用 （ ） a. 计数器；

b. 寄存器。

清零后的四位移位寄存器，如果要将四位数码全部串行输入，需配合的CP脉冲个数为 （ ） a. 2；

3. 4.

b. 8；

c. 4。

c. J-K触发器。

构成同步二进制计数器一般应选用的触发器是（ ） a. D触发器； a. 3个；

b. R-S触发器；

c. 8个。

b. 四个触发器。

用三个D触发器组成的扭环计数器有效循环状态数为 （ ）

b. 6个；

构成四位寄存器应选用（ ）a. 2个触发器；

5. 6.

某同步时序电路的状态转换图如图所示，该时序电路是（ ）

a. 同步五进制计数器； b. 同步四进制计数器；

c. 同步八进制计数器。

三、判断题

1 2 3 4 5 6 7 8 9

具有移位功能的寄存器，称为移位寄存器。 数码寄存器，只具有寄存器数码的功能。 计数器可以作分频器。 计数器具有定时作用。

（ ） （ ） （ ）

（ ） （ ） （ ） （ ）

（ ）

所谓计数器就是具有计数功能的时序逻辑电路。 （ ）

三位二进制加法计数器，最多能计6个脉冲信号。

通常将二进制计数器与五进制计数器上串，可得到十进制计数器，若将十进制计数器与六进制计数器相串，可得十六进制计数器。 到各种同步N进制计数器。

同步二进制计数器是构成各种同步计数器的基础，适当修改激励方程，则可得几个D触发器组成的环形计数器，有效循环状态为2n。

四、电路分析题

2

逻辑电路如图所示，试画出该电路的波形图。

2 3

二进制异步计数器之间有何连接规律？ 简述同步计数器和异步计数器的性能评价。

4 分析下图为几进制？

5 下图是几进制计数器?

五、时序电路的综合

用7490设计一个37进制的计数器。 附：7490的功能端：

第七章 自测题答案

一、填空题解答

1

同步计数器，异步计数器。

3 5

4个。

6

2

二进制计器，十进制计数器，任意进制计

4

n位二进制计数

7

数码寄存器，移位寄存器。

数器。 器。 8 1

加法计数器，减法计数器，可逆计数器。

23，24。

串行输入，并行输入，串行输出，并行输出。 b

2

c

3

c

4

b

5

b

6

a

二、选择题答案 三、判断题解答

1 ∨ 6 ×

2 × 7 ×

3 ∨ 8 ∨

4 ∨ 9 ×

5 ∨

四、分析题解答

1

解答如下：

nnnCPQCPCPCQCPQ0，2Q1Q021，时钟方程：0，1下降沿触发翻转输出方程：

J0K01J1K11JK12驱动方程：2，所以3个触发器都应接成T＇型。画状态图、时序图

2

连接规律如下：

3

1）与异步计数器相比，同步计数器的电路结构要复杂得多；2）同步计数器的各触发器受到同一时钟脉冲控制，决定各触发器状态的条件（J、K状态）也是并行产生的，所以该计数器的最端输入脉冲的周期为一级触发器延迟时间，与异步计数器比较，其速度提高了很多；3）由于各个触发器的状态几乎是同时改

变的，在译码显示时，不易产生差错；4）在同步计数器中，由于全部触发器都由同

一个脉冲源来驱动，要求脉冲源具有较大的功率。 4 该电路为一个12进制计数器。 5

该电路为8进制计数器。

四、逻辑电路的综合

第八章 自测题

一、选择题

1 只读存储器ROM的功能是（ ）。

A 只能读出存储器的内容，且掉电后仍保持 C 可以随机读出或存入信息

B 只能将信息写入存储器

D 只能读出存储器的内容，且掉电后信息全丢失 2. 将1K´4ROM扩展为8K´8ROM需要1K´4ROM（ ）。

A. 4片

B. 8片

C. 16片

D. 32片

3 16K´8RAM，其地址线和数据线的数目分别为（ ）。

A 8条地址线，8条数据线

B. 10条地址线，4条数据线

C. 16条地址线，8条数据线 4 PLA的特点是（ ）。

A 与、或阵列均可编程

D. 14条地址线，8条数据线

B 与阵列可编程，或阵列不可编程

D 与、或阵列均不可编程

C 与阵列不可编程，或阵列可编程 5 存储器的两个重要指标是（ ）。

A 速度与时延 C 容量与价格

2

B 功耗与集成度 D 存储容量和存取时间

6 下面说法错误的是（ ）。

A IL电路具有较小的功耗时延积

B 双极型电路的优点是功耗小，集成度高，但速度慢

C MOS存储器有PMOS、NMOS和CMOS三种7 下面说法错误的是（ ）。 A RAM分为静态RAM和动态RAM

B RAM指在存储器中任意指定的位置读写信息 C 译码电路采用CMOS或非门组成 8 下面说法错误的是（ ）。

A ROM属于同步时序电路 A 掩膜ROM只能改写有限次 C EPROM可改写多次

10 下面说法错误的是（ ）。

A RAM是一种组合逻辑电路，具有记忆功能 B 静态RAM用触发器记忆数据

C 动态RAM靠MOS管栅极电容存储信息

B ROM可分为掩膜ROM、PROM和EPROM

B PROM只能改写一次

C 静态和动态RAM都具有易失性9 下面说法错误的是（ ）。

二、简答题

1

指出存储器按功能有哪些分类？

2 ROM有哪些分类？

3 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？（1） 1

64K×1

(2) 256K×4

(3) 1M×1

(4) 128K×8

三、电路分析与设计

用一片128K´8位的ROM实现各种码制之间的转换。要求用从全0地址开始的前16个地址单元实现8421BCD码到余3码的转换；接下来的16个地址单元实现余3码到8421BCD码的转换。2 电路图如下，请写出存储单元的内容。

3 4

存储器容量的扩展，请用1024×1的存储器芯片扩展成容量为1024×8的存储容量。

存储器容量的扩展，请用256×4的存储器芯片扩展成容量为1024×8的存储容量。

5 6

Y1ABCYABACBC2Y3ABDBCDBCD用ROM实现组合逻辑函数Y4ACBCBDABC。

用PLA实现下列函数：

Y1ABCABCABCABCABCY2ABACBCY3ABDBCDBCDYACBCBDABC4

第九章 自测题

一、填空题

1 通常把作用时间知促的电信号称为 。 2 3 4 5 6

从广义上讲，一切非正弦的带有突变特点的电信号，统称为 。 脉冲信号的主要参数有 、 、 、 和 。

脉冲电路中，三极管理工作在 状态时，相当于开关 ，工作在 状态时，相当于开关 ，所以，三极管可以作开关使用。 RC微分电路的输出电压是从 两端取出的，且要求=RC tk（脉冲宽度）。

反相器的输入信号为高电平时，其中三极管处于 状态，反相器输出信号为 。

7 自激多振荡器不需外加触发信号，就能自动的输出 。 8 单稳态触发器的主要用途是 。

二、选择题

1 将矩波变换为正、负尖脉冲，需选用（ ）

a. RC微分电路； a. 单稳态电路； a. RC微分电路； a. 双稳态电路；

b. RC积分电路； b. 施密特电路； b. RC耦合电路； b. 施态特电路；

c. 施密特电路。 c. RC微分电路。 c. RC积分电路。 c. 多谐振荡器。

2 将三角波变换为矩阵波，需选应用（ ） 3 将矩形波变换三角波，需用（ ）

4 下列电路中，能用于信号幅度鉴别、波形变换和整形的电路是（ ）

三、判断题

1

分立元件构成的自激多谐振荡器的输出信号，可以从任一管子的集电极取出，但两边输出信号的极性相反。

（ ）

（ ） （ ） （ ）

（ ） （ ）

2 反相器的输出电压u0与输入电压ui的大小成正比。 3 反相器的加速电容可以使三极管截止的更可靠。 4 多谐振荡器常作为脉冲信号源使用。

5 射极耦合双稳态触发器有两个不依靠外加信号作用的稳定状态。 6 数字电路中的脉冲信号都是由自激多谐振荡器直接产生的。 7

C作为细调。

只要改变多谐振荡器中R、C的值，就可以调节脉冲频率，通常用R作为粗调，

（ ） （ ）

8 反相器中的箝位电路可以提高电路的开关速度。 （ ）

10 脉冲参数占空比q是脉冲宽度与重复周期的比值。

9 反相器是一种基本的电子开关电路，是构成多种脉冲数字电路的基本单元。

（ ）

四、电路分析题

1

电路如下图所示，请画出输出波形。设场效应管的开启电压为Vth，请计算输出波形的周期。

2 3 4

试说明555定时器内部电路由哪几部分组成？

画出555定时器构成的单稳态触发器，并画出输出的波形。 画出555定时器构成的多谐振荡器，并画出输出的波形。

第十章 自测题

一、填空题

1 2 3 4

将数字信号转换为模拟信号应采用 转换器。 将模拟信号转换为数字信号应采用 转换器。

由于数字电路只能 数字信号，所以要将模拟信号转换计数式A/D转换器比逐次渐近式A/D转换器的转换速度 。

为 。

5

和 是衡量A/D、D/A转换器性能优劣的主要指标。

二、选择题

1 2

对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（ ） a. D/A转换；

b. A/D转换；

c. 直接输入； d. 随意。

D/A转换器的转换精度通常以（ ） a. 分辨率形式给出； 3

b. 线性度形式给出；

c. 最大静态转换误差的形式给出。

A/D转换过程四个步骤的顺序是 （ ） a. 采样、保持、量化、编码； c. 采样、编码、量化、保持。 4

D/A转换器实质上相当于一个（ ） a. 电阻网络；

b. 权电阻网络；

c. 受数字量控制的二进制电阻网络；

d. 受模拟量控制的二进制电阻网络。

b. 编码、量化、保持、采样；

三、判断题

1 一般D/A转换器由电子开关、电阻网络、求和放大器、标准电压四部分组成。（ ） 2 3

模拟电量送入数字电路之前，须经A/D转换。 压，并形成相应的电流。 4 5 6 7 8

（ ）

（ ） （ ） （ ） （ ） （ ）

（ ）

D/A转换中电子开关的作用，是在数字信号的控制下，把电阻网络接入标准电

有些A/D转换器中需要用到D/A转换器作为内部的反馈部件。 计数式A/D转换器中的计数器位数愈多，转换精度愈低。 最小量化单位是指最低数据位变化所对应的模拟量变化。 A/D转换中的采样、保持、量化、编码必须分开单独进行。 并行A/D转换对各位数字量同时进行转换，其速度低。

四、电路分析题

5 6

一个八位D/A转换器的最小输出电压增量为0.02V，当输入代码为01001101时，输出电压U0为多少伏？

四位权电阻D/A转换器的原理框图如下，当输入数字量从0000变到1111时，试分析输出电压Vo的变化范围。

+VREF IREF R S3 I3 2R S2 I2 4R S1 I1 8R S0 I0 i iF － + RF uo 7 8

3种D/A转换器进行性能比较。 按要求回答问题：

d3 d2 d1 d0

综合练习题一

一、 填空题：(本大题共5小题，总计10分)

1、分析和设计数字电路的数学工具为 。 2、（1998）D= B= H= 8421BCD

码

3、三态门的三态输出是指输出 、 和 。 4、从结构上看，组合逻辑电路的基本单元是 ，时序逻辑

电路的基本单元是 。

5、容量为256×4的存储器，每字为 位，共 字， 个存储单元。

二、单项选择题：(本大题共10小题，每小题2分，总计20分) 1

四位二进制数码可以表示的状态有（ ）。 a: 4种 b: 8种 c: 16种 d：15种 2 为实现“线与”逻辑功能，应选用（ ）

a: 与非门 b: 与门 c: 集电极开路（oc）门 d：三态门 3 半加器逻辑符号如图所示，当 A“1”，B“1”时，C和S分别为( )

。

a： C0 S0 b： C1

S0 c：C0 S1

AB∑COSC

4 MOS与非门多余输入端的处理方法为（ ）。

a: 悬空 b: 接高电位 c: 接地 d: 接数字1

5 逻辑电路如图所示，A =“0”时，JK触发器（ ）。

a: 置“0” b: 置“1” c: 保持原状态

A ≥1 1 J CP K Q Q

6 下列图中，属于时序电路的图是（ ）

7 n个变量的逻辑函数，其全部最小项有（ ）。

a: n 个 b: n+2 个 c: 2n个 d: 2n-1

8 下列电路中，能用于信号幅度鉴别、波形变换和整形的电路是（ ）。

a: 双稳态电路 b: 施密特电路 c: 多谐振荡器 9 同步时序电路的状态转换图如图所示，该时序电路为（ ）。

a: 同步五进制计数器 b: 同步六进制计数器 c: 同步八进制计数器 d: 同步七制计数器

100 011 101 111 000 001 010 110 10 若译码-驱动器输出为低电平，则显示器应选用（ ）。 a: 共阳极显示器 b: 共阴极显示器 c: 都可以 d: 条件不够，无法确定

三、非客观题:(本大题10分)

试用卡诺图法将下列逻辑函数化简为最简与非--与非式。

L（A，B，C，D）=

m(0，2，4，6，9，13)+

d(1，3，5，7，11，15)

四、组合逻辑电路设计（25分）

1、（15分）设计一个组合逻辑电路，其真值表如图所示，表中A、B、C为

输入变量，F为输出变量。要求用与非门实现，画出逻辑电路图。

A B C 0 0 0 F 0 2、（10分）用译码器74138和适当的逻辑门实现函数。

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1

五、时序逻辑电路的分析（25分）

1、

分析下图电路图（10分）

1) 写出电路的输出方程；

2) 写出触发器的J、K信号的驱动方程； 3) 求出触发器的状态方程；

4) 画出图所示时序电路中Q的波形图，触发器的初态为0。 5) 画出图所示时序电路中Z的波形图，触发器的初态为0。

2、试分析下列时序逻辑电路图的逻辑功能，要求分析步骤完整。（15分）

1) 2) 3) 4) 5) 6)

写出各触发器的驱动方程； 写出各触发器的特性方程； 写出输出方程；

求各触发器的状态方程； 画出状态转换图； 说明电路的逻辑功能

六、74LS290为异步十进制计数器，其功能表和逻辑符号如图所示。

(10分 )

1 根据功能表说明芯片各引脚的作用(R01，、02、S91、S91、CPA、CPB和输出

端)。

2 利用清零的方法，将芯片接成记数长度为M=8的计数器时，芯片有关各

引脚将怎样处理和连接？画出其接线图。（接线时可以使用其他相关的逻辑

R01 1 任意 任一为0 R02 1 门S91 S92）。

功能 清0(QDQCQBQA=0000) 置9(QDQCQBQA=1001) 计数 任一为0 1 1 任一为0

综合题二

一、单项选择题：在下列各题中，将唯一正确的答案代码填入括

号内。(本大题共14小题，总计35分)

1、下列逻辑式中，正确的“与”逻辑式是( )。(本小题2分)

(a) AAA

2(b) AAA

(c) AA0

2、由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为 “1”，电灯暗为“0”，则该电路为( )。(本小题2分)

AHL+B－(a)“与”门 (b)“或”门 (c) “非”门

3、与二进制数00100011相应的十进制数是( )。(本小题2分)

(a) 35

(b) 19

(c) 23

4、逻辑电路如图所示，A=“1”时，RS触发器（ ）。(本小题2分)

(a) 具有计数功能 (b) 置“0” (c) 置“1”

A&1\"1\"SDSCQQ\"1\"RRD

5、图示逻辑电路为( )。(本小题2分)

UCCUCCRC(a) “与非”门 (b) “与”门

F

(c) “或”门 (d) “或非”门

ABRRK

RB

UDDCUBB

。(本小题2

6、图示场效应管门电路为( )分)

(a) “或”门 (b) “非”门 (c) “与非”门

F

A7、逻辑图和输入A，B的波形如图所示，

B分析当输出F为“1”的时刻，应是( )。(本小题2分) ( a) t (b) t (c) t1

2

3

ABA=1FB

8、半加器逻辑符号如图所示，当A“1”，B“1”时，C和S分别为( )。

(本小题2分)

(a) C0 S0 (b) C1 S0

(c) C0 S1

t1t2t3AB

Q0∑COSCQ1

9、如图所示时序逻辑电路为（ ）。

(本小题2分)

(a) 移位寄存器

(b) 同步二进制加法计数器 (c) 异步二进制减法计数器

D00Q01Q1RD0RDCQ0RD1Q1

Q0Q110、如图所示逻辑电路为（ ）。

(本小题3分)

(a) 同步二进制加法计数器 (b) 异步二进制加法计数器 (c) 同步二进制减法计数器

C0J0Q0J1Q1Q01Q1

11、某时序逻辑电路的波形如图所示，由此判定该电路是（ ）。(本小题3分)

RD(a) 二进制计数器 (b) 十进制计数器 (c) 移位寄存器

CQ1Q2Q3Q412、逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后D(本小题3分)

触发器( )。

(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1”

B1A=1≥1QCCQ

13、已知二位二进制译码器的状态表，用“ 与”门实现译码的电路为( )

。(本小题4分)

Y0& 输 入B0011Y1&&Y2Y3&BBA 输 出A0101Y01000Y10100Y20010Y30001B11A(a)Y1AY2&&BBAY3Y0Y1Y2Y3Y0&&&&BBA&&A1111AB(b)AB(c)A 14、二位二进制编码器的逻辑式为B=Y2Y3，A=Y1Y3，由逻辑式画出的逻辑图

为( )。(本小题4分)

B&&A&B&A11Y2(a)1111Y3Y211Y3Y1Y0Y1Y0(b)B&A&1Y31Y2(c)1Y11Y0

二、非客观题:(本大题6分)

某逻辑电路的状态表如下，其输入变量为A，B，C，输出为F ，试写出F 的

逻辑式。

A 0 0 0 B 0 0 1 C 0 1 0 F 0 0 0 三、非客观题:(本大题8分)

画出F0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 AB(AB)C的逻辑图。

四、非客观题:(本大题8分)

逻辑电路如图所示，写出逻辑式。

AB≥1&C≥1&D&1F

五、非客观题:(本大题8分)

逻辑电路如图所示，当开关S拨在“1”位时，七段共阴极显示器显示何种字符（未与开关S相连的各“与非”门输入端均悬空)。

abcdefg&&&&&&&012345S6

六、非客观题:(本大题8分)

试用逻辑状态表证明下式：ABCABC

七、非客观题: (本大题8分)

已知逻辑电路图C0，C1脉冲的波形如图所示，试画出Q0，Q1的波形。 （设Q0，Q1的初始状态均为“0”）。

Q0Q1JCKRDSDC0JCKRDQ0SDQ1QCC1Q0oC11Q0Q1

八、非客观题:(本大题8分)

逻辑电路如图所示，D 触发器的状态表，并根据C脉冲及D的波形画出输出Q 的波形（设Q 的初始状态为“0”）。

DQQCDCQ

九、非客观题:( 本 大 题11分 )

逻辑电路如图所示，列出状态表，已知C脉冲波形，画出输出Q0，Q1的波形，判断该计数器是加法还是减法？是异步还是同步？（设Q0，Q1的初始状态均为“0 0”）。

Q1Q1Q0J1KRDQ0Q0J0KRDCCQ0Q1oQ1RD

第一章 自测题答案

一、填空题

1、10011001。 5、59。 9、42。

2、1111011。

3、1100111。

4、861。

6、00101000。 10、56。

7、01101001。

8、0001100110010110。 12、16，6。

11、8 4 2 1。

二、选择题

1、c

2、a

3、c

4、b

5、d

6、c

7、c

8、a

三、判断题

1 × 2 ∨ 3 × 4 ∨ 5 × 6 × 7 ∨ 8 ∨ 9 ∨ 10 ×

第二章 自测题答案

一、填空题解答

1 逻辑门电路，逻辑变量。 压随输入电压变化的关系。 高，抗干扰能力强，功耗低。 时间与关断延迟时间。

2 OC门。

3 1.4V。

4 输出电

5 异或逻辑功能。

6 工艺简单，集成度

8 导通延迟

7 NMOS门，CMOS门。

9 TTL与非门正常运行时间同类门的个数，4～8。

10 TTL与非门输入的个数，与扩展器。 12 与。

11 高电平，低电平，高阻抗。

二、选择题解答

1 b 5 b

2 d 6 b

3 b 7 a

4 c 8 b

三、判断题解答

1 × 7 ∨

2 × 8 ∨

3 ∨ 9 ×

4 ∨ 10 ∨

5 ∨ 11 ×

6 ∨ 12 ×

四、写出图示电路的逻辑函数表达式：a图：若为TTL门电路，则输出

表达式为F=1；若为CMOS门电路，则输出表达式为F=1. b图：输出表达式为：FAB。

B,A1F高阻，A0。 c图：输出表达式为：

AB,CS1F高阻，CS0。 d图：输出表达式为：

e图：F=AB+C

五、画波形

第三章 自测题答案

一、填空题解答

1 数字电路。 运算

非运算。

2 两，数量。

6 与门电路

3 条件与结论，逻辑关系。 或门电路

非门电路。

4 逻辑表达式 真值表 卡诺图 逻辑图 时序图（波形图）。 示高电平 用0表示低电平。

11 当时的输入，原来的状态。

8 7。

9 5。

5 与运算 或

7 用1表

10 逻辑门电路。

二、选择题解答

1 b 5 a

2 c 6 c

3 b 7 c

4 b 8 a

三、采用代数法化简下列逻辑函数式解答

(1)FA(AB)B(BC)BABBBCBB

(2)FABABBCBCABABBCBCABBCAC

(3)FACBCB(ACAC)ACBCABCABCABACBCCABCABCABCABC(AB)CACBC

(4)FACDBCBDABACBCADCB

四、写出图示电路的逻辑函数表达式：

(1)FABDBDACD (2)FCDBCABCACDBCD

(3)FAD (4)FABACAD

五、按要求完成下列题目 1、X、Y的卡诺图如下：

所以：X和Y是相等的。 2、X+Y的卡诺图如下：

所以：X+Y=1

第四章 自测题答案

一、填空题解答

1 加法。 4 BCD码。

2 向高位进位，低位来的进位。

5 22’2°。

3

2

3 低位来的进位。

9 将一般

6 用文字、符号或数字等表示特定对象

的。7 完成编码操作。 的信号编为二进制代码。 11 16个 的信号。

6个。

8 被编码的信号，相应的代码。

10 同时输入，其中优先级别最高的优先编码。

13 二进制代码，表示代码特定含意

15 电路简单，带负载能力

12 逆过程。

14 代码所代表的含意译出。

强，分级译码。 16 多路数据中选择一路，四路，一路数据。

二、选择题解答

1 a

2 a

3 c

4 b

5 b

6 c

7 c

三、判断题解答

1 × 8 ∨

2 ∨ 9 ∨

3 ∨ 10 ∨ 1

4 × 11 ∨

5 × 12 ×

6 × 13 ∨

7 × 14 ∨

四、电路分析解答

F1miDiA1A0D0A1A0D1A1A0D2A!A0D3BACBACBACBAC2

。

F2miDiA1A0D0A1A0D1A1A0D2A!A0D3BACBACBAABBCAC。

3 共阴接法，输出a～g为高电平时，发光二极管发光，由电路已知，a～g均为高

电平，故显示字符为“8”。

五、综合题

1. 真值表如下所示。 2. 表达式：

Dm(1,2,4,7)，

Ym(1,2,3,7)。

3. 按要求回答如下。

A B V D Y 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1

第五章 自测题答案

一、填空题解答

1 基本R-S触发器，同步R-S触发器，主从触发器，维持阻塞触发器，R-S触发器，D触发器，J-K触发器，T触发器，T’触发器。 性表），特性方程，状态转换图。 门。6 S+R=1；SR=0。

触发器的抗干扰能力。

保持时间th。

0,1,1,0。

15 1,不，0，1，1，0。

16 1，1，1，

13 建立时间tset。14 1。

2 状态转换真值表（特

4 有

812

5 两个控制

3 主从结构，维持阻塞结构。

两个稳态，在触发信号作用下可实现状态的改变，有记功能。

置0，置1，翻转（计数），保持，1。

7 从触发器，接收输入信号，触发器翻转。 10 t=2tpd,t=3tpd。

11 传输时间tp。

9 一次翻转，降低了主从J-K

二、选择题解答

1 8

a a

2 9

b b

3 a 10 c

4 c 11 b

5 b 12 c

6 b 13 a

7 b 14 c

三、判断题解答

1 ∨

8 ∨

9 ∨

7 ∨ 1

2 ∨；

3 ×

4 ∨

5 ×

6 ×；∨

四、分析题解答

（1）将J-K触发器转换成T触发器。 （2）将D触发器转换成T触发器。

T 1J C1 1K CP Q Q 2 解答如下： D01

Qn+101C

DQ

3 波形图如下：

第六章 自测题答案

一、填空题解答

1 4

时序逻辑电路。

6

2

电路的初态。

5

7

3

组合电路和存贮电路。

8

脉冲异步时序

同步时序电路和异步时序电路。

米利（Mealy）型电路和莫尔（Moore）

逆。

型电路。 表格法，代数法。

电路，电平异步时序电路。

二、判断题解答

1 ×

2 ×

3 ∨

4 ∨

5 ∨

三、分析题解答

1

解答如下：

nnCPCPCPCPYQ2101Q2驱动方程：时钟方程： 输出方程：

J2Q1n K2Q1nn K1Q0nJ1Q0 nnJQ KQ0202求状态方程：JK触发器的特性方程：Qn1JQnKQn将各

触发器的驱动方程代入，即得电路的状态方程：

n1nnQ2J2Q2nK2Q2Q1nQ2nQ1nQ2Q1nn1nnnnnnnQ1J1Q1K1Q1Q0Q1Q0Q1Q0n1nnnnnnnQJQKQQQQQQ0000202020

计算、列状态表

画状态图、时序图

有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲

CP的作用下，这6个状态是按递增规律变化的，即：

000→001→011→111→110→100→000→„所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。2 1）CP0=C，（下降沿触发） CP1=Q0（下降沿触发）

nJQ0,K01,J1K11 2）0n1nQ0Q（外加触发沿的下降沿触发）0n1nQQ(Q0从1到0时触发翻转）113）

n

状 态 表 波 形 图

C012345Q1001100Q0010101Q1CQ03

功能：4位二进制异步加法计数器 波形图如下：

四、逻辑电路的综合

建立原始状态图：

因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2

表示。由于要求采用同步方案，故时钟方程略。

输出方程：

nnYQ2Q1

Q0n1Q2nQ0nQ1nQ0nQ2nQ1nQ0n1Q0nn1nnnnnQ1Q0Q1Q2Q0Q1n1nnnnnQQQQQ1021Q2 2电路图如下：

检查电路能否自启动：将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。

第七章 自测题答案

一、填空题解答

1

同步计数器，异步计数器。

3 5

4个。

6

2

二进制计器，十进制计数器，任意进制计

4

n位二进制计数

7

数码寄存器，移位寄存器。

数器。 器。

加法计数器，减法计数器，可逆计数器。

23，24。

8 1

串行输入，并行输入，串行输出，并行输出。 b

2

c

3

c

4

b

5

b

6

a

二、选择题答案 三、判断题解答

1 ∨ 6 ×

2 × 7 ×

3 ∨ 8 ∨

4 ∨ 9 ×

5 ∨

四、分析题解答

1

解答如下：

nnnCPCP0CP，CQ2Q1Q0CP2Q1，1Q0，时钟方程：下降沿触发翻转输出方程：

J0K01J1K11JK12驱动方程：2，所以3个触发器都应接成T＇型。画状态图、时序图

2

连接规律如下：

3

1）与异步计数器相比，同步计数器的电路结构要复杂得多；2）同步计数器的各触发器受到同一时钟脉冲控制，决定各触发器状态的条件（J、K状态）也是并行产生的，所以该计数器的最端输入脉冲的周期为一级触发器延迟时间，与

异步计数器比较，其速度提高了很多；3）由于各个触发器的状态几乎是同时改变的，在译码显示时，不易产生差错；4）在同步计数器中，由于全部触发器都由同

一个脉冲源来驱动，要求脉冲源具有较大的功率。 4 该电路为一个12进制计数器。 5

该电路为8进制计数器。

四、逻辑电路的综合

第八章 自测题答案

一、选择题答案

1 A 6 B 1 （1）

2 C 7 C

3 D 8 A

4 A 9 A

5 D 10 A

二、简答题答案

按功能分有：

RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失（易失性）。RAM又可分为静态RAM（SRAM）和动态RAM（DRAM）。

（2） 2

ROM：在工作时主要用于读出信息，写入的信息不随意改写，断电后其所存信息在仍能保持（非易失性）。ROM又可分为固定ROM、可编程ROM。

ROM可分为以下几类：

可编程ROM (PROM)：(用户一次编程)出厂保留全部熔丝，用户可编程但不可改写

可改写ROＭ (EPROM)：(用户多次编程)，光可改写(UVEPROM)；电可改写(EPROM)

2

（1） 掩模型ROM (Mask ROM)：(工厂编程)用户提交码点,在工厂编程 （2） （3）

3 解答如

下：

(1) (2) (3)

64K×1：存储单元：64k；地址线：64K=216，16根；数据线：1根。 256K×4：存储单元：1M；地址线：256K=218，18根；数据线：4根。1M×1：存储单元：1M；地址线：1M=220，20根；数据线：1根。128K×8：存储单元：1M；地址线：128K=217，20根；数据线：1根。三、

电路分析与设计

1

转换电路图如下：

2 存储单

元的内容如下：

3 电路如下图

所示：

4

电路如下图所示：

5

解：按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。把逻辑函数变换为最小项表达式，如下：

Y1m(1,4,8,13)Y2m(6,7,10,11,12,13,14,15)Y3m(1,7,9,12,14,15)Y4m(0,1,3,4,5,9,10,11,12,13)选择ROM，画阵列图

6 用PLA实现下列函数的电路如下图所示：

第九章 自测题答案

一、填空解答

1 脉冲信号。 开（或接通）。 冲。

2 脉冲信号。

3 脉冲周期，脉冲幅度，脉冲宽度，上

6 饱和，低电平。

7 矩形脉

升时间，下降时间。

4 饱和（或截止），接通（或断开），截止（或饱和），断

5 电阻，远小于。

8 脉冲整形，延时，定时等。

二、选择题解答

1 a

2 b

3 c

4 b

三、判断题解答

1 ∨ 6 ×

2 × 7 ×

3 × 8 ∨

4 ∨ 9 ∨

5 × 10 ∨

四、电路分析题解答

1

波形图如下：

计算参数如下：

2 3

解：555定时器内部由分压器、比较器、RS触发器、输出级和放电开关五部分组成。

电路图和波形如下：

输出脉冲宽度tp。tp≈1.1RC 4 电路图和波形如下：

第十章 自测题答案

一、填空解答

1 5 1

D/A。

2

A/D。

3

识别和处理，数字信号。

4

慢。

转换精度，转换速度。 b

2

c

3

a

4

c

二、选择题解答 三、判断题解答

1 ∨ 5 ×

2 ∨ 6 ∨

3 ∨ 7 ∨

4 ∨ 8 ∨

四、计算题解答

1 解：U0=0.02（2+2+2+2）=1.54V 2

解：不论模拟开关接到运算放大器的反相输入端（虚地）还是接到地，也就是不论输入数字信号是1还是0，各支路的电流不变的。

+VREF IREF R S3 I3 2R S2 I2 4R S1 I1 8R S0 I0 i 6

3

2

0

iF － + RF uo VREFVVV I1REF I2REF I3REF8R4R2RR

VVVViI0d0I1d1I2d2I3d3REFd0REFd1REFd2REFd38R4R2RRV3210REF(d2d2d2d2)321032R I0d3 d2 d1 d0 voRFiFVRiREF(d323d222d121d020)422

3 解：3种D/A转换器的比较如下：

4 解：根据电路图可得：VoVREFRf(8S34S22S1S0)/16R

当Vo=－10V时，输入D3D2D1D0=1000。

综合题一答案

一、 填空题

1、布尔代数。

2、11111001110；7CF；0001100110011000。

4、逻辑门；触发器。

3、高

电平；低电平；高阻态。 5、4；256；1024。

二、 单项选择题

1、c；2、c；3、b；4、b；5、c；6、b；7、c；8、b；9、a；10、a。 三、

LADAD

四、

1. FABCABCABCABCABBCACABBCAC

2.

Lm3m5m6m7m3m5m6m7m3m5m6m7y3y5y6y7

五、 1.

nZXQ1)

nJKZXQ2)

3)

Qn1JQnKQnXQnQnX

2. 1) 2)

T01,nT1XQ0

nQ1n1T1Q1nXQ1nQ0n1nnQ0T0Q0Q0

nYXQ13)

0/1 CP 00 01 X 0/0 0/1 1/0 1/1 0/1 Q0 1/1 Q1 11 10 Y 0/1 (a) 状态图

由状态图可以看出，当输入X ＝0时，在时钟脉冲CP的作用下，电路

(b) 时序图 的4个状态按递增规律循环变化，即：

00→01→10→11→00→„当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：

00→11→10→01→00→„可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。 六、

异步置9端、异步清0端

八进制电路图如下：

输出端状态的变化范围:0000～0111。

综合题二答案

一、单项选择题：在下列各题中，将唯一正确的答案代码填入括

号内(本大题共14小题，总计35分)

1、(b) 2、(b) 3、(a) 4、( a ) 5、(a) 6、(c) 7、(a) 8、(b)

9、( a ) 10、( b ) 11、( b ) 12、( a ) 13、(b) 14、(c)

二、非客观题:(本大题6分)

F=ABC

三、非客观题:(本大题8分)

四、非客观题:(本大题8分)

F(AB)(BCCD) 或F(AB)BCCDBCD

五、非客观题:(本 大 题8分 )

六、非客观题:( 本 大 题8分 )

A 0 0 B 0 0 C 0 1 ABC 1 1 ABC 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 表中列举了A，B，C三种变量取值的全部组合(八种)，

ABC均等于ABC故

ABCABC成立。

七、非客观题:(本大题8分)

C1C0Q0Q1

八、非客观题:(本大题8分)

状态表

D01Qn+101CDQ

九、非客观题:(本大题11分)

状 态 表 波 形 图

C012345Q1001100Q0010101Q1CQ0

该电路是异步加法计数器。