维普资讯 http://www.cqvip.com 一种亚阈翟自举带隙基准电压源的设计 黄世震，刘春炜，林伟 （福州大学福建省微电子集成电路重点实验室，福建福州３０００５２） 摘要：采用ＴＳＭＣ ０．３５ ｍ ＣＭＯＳ工艺，基于对传统带隙基准电路的分析，利用Ｍ０Ｓ管的亚阈特性，设计 了一种低压低功耗的带自举的带隙基准电压源。最后的ＨＳＰＩＣＥ仿真结果表明了该电路具有较低的工 作电压，较低的功耗和较低的温度系数。 关键词：带隙；基准电压；亚阈区；自举 Ａ Ｓｕｂ－ｔｈｒｅｓｈｏｌｄ Ｏｐｅｒａｔｉｏｎ Ｂａｎｄ－ｇａｐ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ Ｄｅｓｉｇｎ ＨＵＡＮＧ Ｓｈｉ—Ｚｈｅｎ．ＬＩＵ Ｃｈｕｎｗｅｉ．ＬＩＮ Ｗｅｉ （Ｆｕｊｉａｎ ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ＆Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ， Ｆｕｚｈｏｕ Ｕｎｉｖｅｒｓｉｔｙ，Ｆｕ－ｊｉａｎ Ｐｒｏｖｉｎｃｅ，３５０００２，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｏｎ ｂａｓｉｓ ｏｆ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｆｏｒｅｇｏｉｎｇ ｂａｎｄ－ｇａｐ ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ，ａ ｓｅｌｆ－ｓｔａｒｔ ｌｏｗ－ｖｏｌｔａｇｅ ｌｏｗ－ｐｏｗｅｒ ｂａｎｄ－ｇａｐ ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ ｉｓ ｐｒｏｐｏｓｅｄ ｉｎ ｗｈｉｃｈ ＴＳＭＣ ０．３５ ｍ ＣＭＯＳ ｐｒｏｃｅｓｓ ｉｓ ｕｓｅｄ ａｎｄ ｔｈｅ ｓｕｂ－ｔｈｒｅｓｈｏｌｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｉｓ ｅｍｐｌｏｙｅｄ．Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｕｓｉｎｇ ＨＳＰＩＣＥ ｓｈｏｗ ｔｈａｔ ｔｈｅ ｃｉｒｃｕｉｔ ｈａｓ ｌｏｗｅｒ ｏｐｅｒａ－ ｔｉｏｎａｌ ｖｏｌｔａｇｅ，ｌｏｗｅｒ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ａｎｄ ｌｏｗｅｒ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ． Ｋｅｙ Ｗｏｒｄｓ：ｂａｎｄ－ｇａｐ；ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ；ｓｕｂ－ｔｈｒｅｓｈｏｌｄ ｒｅｇｉｏｎ；ｓｅｌｆ－ｓｔａｒｔ １ 引言 电压源的输入电压一般为１．２～１．５Ｖ，输出电压为１Ｖ 左右，且其具有低温度系数、高电源抑制比等优点， 近些年来，低压低功耗已经成为现代集成电路 因此对带隙基准电压源改进是一种能降低功耗并且 发展的一个重要方向。低压低功耗的集成电路块已 可以降低输出电压的可行方法。其中之一是采用与 被广泛应用于各种使用电池工作的设备中，因而研 传统的强反型电路设计不同的方法，为适应电源电 究适合其要求的新型低压低功耗基准电压源电路是 压的降低，将ＭＯＳ管偏置在亚阈工作区已成为低压 一个很受关注的问题。带隙基准电压源是行之有效 低功耗电路设计的一种手段Ｉ２Ｊ。亚阈电路设计的关 的方法之一。在早期传统的带隙基准源设计中，输出 键之处在于有选择地将所需要的ＭＯＳ管偏置在可 电压通常在１．２５Ｖ左右Ｉｌ】，而在当前典型的带隙基准 控的亚阈工作区，通常是输入管。 本文提出了一种低压低功耗的自举带隙基准电 ，●●…Ｉｈ＾…－＾：…… ・ 维普资讯 http://www.cqvip.com 压源，采用亚阈区特性，降低了输出电压和电源电 压，并降低了功耗，同时采用电路自偏技术和自举电 路，具有较大的工作温度范围、低压低功耗、较大的 Ｒ３上的压降等于三极管Ｑ１和Ｑ２的发射极一基极 电压差（ＡＶ皿），一般使Ｒ１＝Ｒ２，可以得出带隙基 准电压源的输出为： 工作电压范同等特点。 ２带隙电压基准电路的分析 电压基准的目的是产生一个与电源和工艺无 关、具有确定温度特性的直流电压，而在大多数应用 中，所要求的温度关系采取下面ｉ种形式的一种： （１）与绝对温度成正比（ＦＦＡＴ）；（２）常数Ｇ 特 性，也就是，一些晶体管的跨导保持常数；（３）与温 度无关＿１Ｉ３１。带隙电压基准就是电压的额定温度系数 为零，通常电压基准是与硅的带隙电压、迁移率的温 度指数和热电压相关，而当温度趋近于绝对零度时， 所产生的基准电压接近于硅的带隙电压。带隙电压 基准的设计归根结底是设计得到正、负温度系数的 电压，然后两者加权相加，最终得到一个零温度系数 的基准。而关于如何获得正负温度系数的电压，一 般有两种做法，这也是带隙基准的通常设计方法。 一种是最初的典型的带隙基准，另一种是后来改进 的基于ｔｒＦＡＴ的带隙基准。 ２．１传统典型的带隙基准 最初的带隙基准是设计正负温度系数的电压相 互补偿，获得温度漂移较低的输出电压。最初的也 是现在所谓典型的带隙基准，负温度系数的电压是 ＰＮ结电压即ＮＰＮ三极管的基极一发射极电压或 ＰＮＰ三极管的发射极一基极电压，而正温度系数电 压是两个１＿作在不同电流密度下的三极管的基极一 发射极电压或者发射极一基极电压的差值。通常为 了与ＣＭＯＳ工艺兼容，三极管一般采用ＰＮＰ管。典 型的带隙基准原理如图１所示１４１。图１中，ＰＮＰ管０２ 是由ｎ个并列的晶体管单元组成，而０１是一个晶 体管单元，Ｑ２的发射区面积是Ｑ１的ｎ倍。放大器 Ａ１和反馈网络确保了Ａ、Ｂ两点电位的近似相等， 同时放大器起缓冲作用，使基准和负载隔开。电阻 ｖ （Ｒ３＋／￣２） ＝ ＋ｆ １ｎ盯 Ｒ２） （１ｊ 图１传统典型的带隙基准电路 图２三极管的ＰＴＡＴ带隙基准 式（１）中： 是热电压，常温下大约为２６ｍＶ， 是 Ｑ２管的发射极一基极电压，具有负温度系数，Ｖ，１ｎｎ 经推导是等于工作在不同电流密度下的三极管的发 射极一基极电压的差值，具有正温度系数。通过调 节ｎ值和Ｒ２与Ｒ３的比值，就能得到近似零温度系 数的带隙基准电压。 很显然，这种电路只能得到比较“粗糙”的近似 零温度系数基准，很多设计问题都影响到最终效果， 维普资讯 http://www.cqvip.com 哑 Ｉ…Ｈ巾国集成电路 ●■－ Ｃｈｉｎａ Ｉｎｔｅ ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ——————— Ｉ ’ ｌ 譬如，运放的失调和输出阻抗、电源影响、启动和功 耗等问题。不过，这方面的电路很多仅是基于此种 电路结构设计的，对于存在的问题采取不同的设计 方法就形成了不同的带隙基准电路。 ２．２基于ＰＴＡＴ改进的带隙基准 此类基于ＰＴＡＴ的带隙基准其实还是源于传统 的带隙基准，同样是采用正负温度系数电压的加权 和而获得。对于ＰＴＡＴ电压的产生也有两种方法，一 是与传统带隙基准类似地仍然采用ＰＮＰ三极管，另 一则是利用ＭＯＳ管在亚阈值区的特性。 我们知道，三极管的偏置电流是与绝对温度成 正比的（ＰＴＡＴ），ＰＴＡＴ电流流经电阻就可获得正温 度系数的ＰＴＡＴ电压，此电压加到三极管的基极一 射极电压上就可获得带隙基准，此类方法的原理与 传统带隙基准极其相似，如图２所示［５１。很显然，这 种电路是与电源无关的偏置电路和三极管的组合， ＰＴＡＴ电流 ＝ 的基础上，此电流镜像到 ，则 （Ｖ，ｌｎｎ）／Ｒｔ，最后， 即＋ Ｖ，１ｎ门，改变Ｒ２ 和Ｒ１的比值同样可以得到近似零温度系数的基准 电压。而实际应用中，ＭＯＳ器件的失配及电阻的温 度系数会给输出的基准电压带来一些偏差。 亚阈值区又称为弱反型工作区，其 低于阈 值电压 ，一般在 附近。工作在亚阈值区的 ＭＯＳ管，电流和电压的关系为： ： Ｃ门 ｏｘ） （２） 因此ＭＯＳ管的 可以等效看成为ＰＮＰ三极 管的Ｖ皿，而基于此原理的带隙基准设计如图３所 示： 图３中，Ｍ１、Ｍ２处于亚阈值区，而Ｍ３、Ｍ４、Ｍ５ 处于强反型区，显然，ＪＤ＿『＝ ， ＝ （ ） ： 唧Ｉｐｆ １＝ ／（３ （３） ［ 童三＞ 图３基于亚阈值区的带隙基准 式（３）中，Ｋ为ＭＯＳ首的（Ｗ／Ｌ）值，口Ｊ以迓一 步推导： （等） ㈩ 得出： 厂 ～一ｎＶ，ｌｎ（ＫｚＫ／Ｋ，Ｋ４）： 一 ＝Ｉ，￣ （５） ｎ． ． Ｊ： Ｄ５ 一ｊ 一ｎＫ５一一 Ｖ，１ｎ （Ｋ ｚＫＪＫ，Ｋ４）＝Ａ ｎ ｉＲ２２ （６） 综合上述等式，电路的带隙基准输出为： ｎＫ５Ｒ２Ｖ，ｌ ｎ（ＫＫ，＋ 。＝ ＋—２ＪＫＫ４） 瓦＋ ｍ （７） 式（７）中，ｍ为Ｋ２ＫＪＫ １（４的值。很显然，这种设 计也能得到近似零温度系数的带隙基准电压。不过 这种方法受ＭＯＳ管的衬底偏置效应影响较大，且未 考虑白举问颢 ２．３小结 从上面的带隙基准电路的分析，我们可以看到 带隙基准电压都是类似的形式，由正、负温度系数的 电压相加，这也是由带隙基准本身的特点决定。对于 如何获取正负温度系数的电压，也存在譬如前面所 述的不同方法，其电路的总体性能也存在差异，不过 上述的带隙基准电路都有些固有的缺陷。下面将给 出一个改善的电路性能较好的带隙基准电路。 维普资讯 http://www.cqvip.com
３设计改进的自举带隙基准 ４０ｍＶｏ而当电源电压在小于１．２Ｖ时，因不能保证 Ｍ０Ｓ管的饱和工作状态，输出电压起伏很大。图６ 在本设计中，负温度系数电压仍然采用ＰＮ结 给出了在典型工艺下带隙基准输出的温度特性电压，而正温度系数电压是利用工作在亚阈值区的 。珲 论上，带隙基准的输出为１．Ｍ０ｓ管获得。上节的基于亚阈值区的带隙基准电 １７Ｖ左右，在一３０～８５ 温度变化时，带隙基准的输出范围为路，存在衬底偏置效应：１．１７１６～ ，而且没考虑到偏置电路的自 １－１７３２Ｖ，输出变化为１．６ｍＶ，也就是说举问题。进一步改进的带隙基准如图４所示，在一４０ ～。 １００℃温度变化范围内温度系数为１．６ｍＶ／１４０ １ １・４ｐｐｔｒｄ￣Ｃ。此外在５～３０℃范围内带隙基准输出 恒定，为１・１７１６Ｖ。从上述给出的数据可知，电路基 ｝Ｖｒｅｆ、 本达到带隙基准电压特性。另外电路的总体功耗达 到５．８６ Ｗ，符合低功耗的要求 三 善ｓ０ｏ ；枷 萋 瑚 图４自举带隙基准 ４中，很显然ＲＩ上的电压降仍然是ＭＩ和 图５典型工艺下的基准电压～电源电压特性 Ｍ２管ＶＧＳ的差值，因此与式（３） （７）类似地，最 后的输出为： ＋ ￣Ｉｎ ｍ，式中 ＞１，是非 理想因子，ｍ为ＫｅＫ／Ｋ 的值， 为ＭＯＳ管的栅宽 长比（Ｗ／Ｌ）。 此设计首先将图３中的Ｍ２漏端的Ｒ１移至Ｍ１ 的漏端，消除了Ｍ２的衬底偏置效应图６典型工艺下１．５Ｖ时的基准电压的温度特性 ，另外增加了自 举电路，当 和 为零时，Ｍ６可以向Ｍ１提供电 流使电路正常工作。 ５结语 当电路趋向正常工作时，Ｍ６的源电压逐渐增加 使得通过Ｍ６的电流减小当正常工作时，通过Ｍ１ 本文设计了一个带自举的低压低功耗的带隙基 。的电流基本等于通过Ｍ３的电准电压源，针对传统的带隙基准设计，作出了一 改 ．流 进。利用与类似三极管特性的ＭＯＳ管亚阈特性产牛 ４仿真与分析 的Ｐ１１ＡＴ电流和电压，并且考虑到ＭＯＳ管亚阈工作 区的可控性和电路的自举问题，采用一种自偏电路 设计，增加自举电路基于ＴＳＭＣ ０．３５￣ｍＣＭＯＳ工艺的ＢＳ１Ｍ３Ｖ３模型 ，设计出一种改进型的基于亚阈 对带隙基准电路进行ＨＳＰ１ＣＥ仿真区的自举带隙基准。 。图５是在典型 工艺下对电源抑制的测试模拟仿真结果表明，在室温下，此基准电压源在 ，当电压在１．２ ５ｖ范围内 变化时，基准电压的输出变化约为１１・５Ｖ工作时，功耗为５．８６ ｔｘ Ｗ，电路的输出近似为 ．２１ １．１７： （下转第６６页） ５４ １：垫笙！Ｑ！塑 圆圈 ｈｔｔｐ：＃ＶｍＮＷ．ｃ｝ｃｍａｇ．ｃｏｍ 维普资讯 http://www.cqvip.com 写入测试向量的方法。 【 Ｐｃ ｒ ＿ 圈 锢 薹 卜 ｊ圈 仁＝Ｊ ｌ＝ｊ豳 ｌ对于不同数据部分，测试 此芯片采取的方法是：根据加 一 ｉ墓 密算法编制相应的软件，自动 生成要下载的加密密码作为测 试图形，然后边测试边自动转 换、自动编译成测试机使用的 格式，测试一颗芯片自动调用 一Ｑ ： ｝ ｔ ｆ 辩Ｏ １ ｍ 鼬 ｆ 个准备好的密码测试图形； 测试下一颗芯片时重新自动调 ＣＰＵ Ｃｏｒｅ，１６ＫＢ资料Ｆｌａｓｈ及１６ＫＢ的ＲＡＭ和 用新的密码测试图形，以此类推，并且在下载密码的 同时检查写入的正确性；这样可以做到从生成特定 的安全算法密码到对芯片进行密码写入都是自动 的、连续的、实时的，快捷的。 １２８ＫＢ的程序Ｆｌａｓｈ，ＲＳＡ算法加速器，支持最高 ２０４８一ｂｉｔ ＲＳＡ公钥体制密码算法的快速实现。芯片 工作主频为３３ＭＨＺ．电源电压：３．３Ｖ ３．２ ＴＰＭ安全芯片的测试 在测试此ＴＰＭ安全芯片过程中，除了对其数字 功能进行全面测试外，还要将ＦＬＡＳＨ数据下载到芯 片中，其中一部分ＦＬＡＳＨ数据对于不同的芯片下载 ４结束语 本文介绍了ＴＰＭ（可信平台模块）安全芯片测 试过程中ＦＬＡＳＨ数据下载的方法，此方法经过实际 验证，在泰瑞达Ｊ７５０测试系统上进行的信息安全芯 片的量产测试证明这种方法的可行性和高效性。四 的内容是相同的，另一部分ＦＬＡＳＨ数据对于不同的 芯片下载的内容是不同的，而且对每颗芯片来说是 唯一的。下载相同数据部分采用将ＦＬＡＳＨ数据直接 上接第５４页 １．１７Ｖ，而在一４０～ｌ００ ｃ（＝温度变化范围内，带隙基准 ［３］Ｒａｎｇｓｕｐ Ｓ，Ｐａｕｌ Ｒ Ｇ．Ａ ｐｒｅｃｉｓｉｏｎ ｃｕｒｖａｔｕｒｅ—ｃｏｎ— ｐｅｎｓａｔｅｄ ＣＭＯＳ ｂａｎｄｇａｐ ｒｅｆｅｒｅｎｃｅ［ＪＪ．ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ—Ｓｔａｔｉｃ Ｃｉｒｃｕｉｔｓ。１９８３，１ ８（６）：６３４—６４３． ［４］Ｋ．Ｅ．Ｋｕｊｉｋ．Ａ Ｐｒｅｃｉｓｉｏｎ Ｒｅｆｅｒｅｎｃｅ Ｖｏｌｔａｇｅ Ｓｏｕｒｃｅ 电压输出的温度系数为１ １．４ｐｐｍ／％。因此该电路基 本上达到了预期设计的要求。四 参考文献 ［１］毕查德・拉扎维模拟ＣＭＯＳ集成电路设计［Ｍ］ 陈贵灿，程军，张瑞智，等译，西安交通大学出版社 ２００３ ［Ｊ］．ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ－Ｓｔａｔｉｃ Ｃｉｒｃｕｉｔｓ．Ｖｏ１．８，ＰＰ．２２２—２２６， Ｊｕｎｅ １９７３ 【５］Ｒ．ａ．Ｂｌａｕｓｃｈｉｌｄ ｅｔ ａ１． Ａ Ｎｅｗ ＮＭＯＳ Ｔｅｍｐｅｒａ— ｔｕｒｅ—Ｓｔａｂｌｅ Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ【Ｊ］．ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌ— ｉｄ—Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏ１．１ ３，ＰＰ．７６７－７７４，Ｄｅｃ．１９７８ ［２］Ｇｉｕｓｔｏｌｉｓｉ Ｇ，Ｐａｌｕｍｂｏ Ｇ，Ｃｒｉｓｃｉｏｎｅ Ｍ，ｅｔ ａ１．Ａ ｌｏｗ——ｖｏｌｔａｇｅ ｌｏｗ－ｐｏｗｅｒ ｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ ｂａｓｅｄ ｏｎ Ｓｕｂ－ ｔｈｒｅｓｈｏｌｄ ＭＯＳＦＥＴｓ［Ｊ］．ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ－ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ．３８（１）：１５１—１５４ 作者简介 黄世震，高级工程师，主要从事集戍电路设计研究。