石英晶体振荡器的集成化设计

26卷 第2期2009年2月

微电子学与计算机

MICROELECTRONICS&COMPUTER

Vol.26 No.2February2009

石英晶体振荡器的集成化设计

曾健平,王 阆,何先良,叶 英,谢海情

(湖南大学物理与微电子科学学院,湖南长沙410082)

摘 要:在分析典型的分立式共射共基晶体振荡器原理的基础上,通过建立电路模型,设计一种集成化的石英晶体振荡器.采用电压源电路作为缓冲放大器的基极偏置,去掉容值较大的旁路电容,振荡电路与缓冲放大器电路共用偏置分压电阻,缩短电路起振时间,减小电路版图面积.基于特征尺寸为0.35Lm的chrt.35dg

sige工艺库,利用

Cadence中的spectre仿真工具对电路进行仿真.结果显示:当电源电压为2.7V时,振荡频率为12.8MHz,起振时间约为1.3ms,输出波形的峰峰值约为0.8V,单边带相位噪声1kHz处为-142dBc/Hz,10kHz处为-150dBc/Hz,整个电路的直流功耗小于2.7mW.

关键词:石英晶体振荡器;集成电路;共射共基

中图分类号:TN752.2 文献标识码:A 文章编号:1000-7180(2009)02-0029-03

DesignofIntegratedCrystalOscillator

ZENGJian-ping,WANGLang,HEXian-liang,YEYing,XIEHa-iqing

(CollegeofPhysicsandMicroelectronicsScience,HunanUniversity,Changsha410082,China)

Abstract:Anovelstructureoftheintegratedcascodecrystaloscillatorispresentedbyanalyzingthediscreteoscillatorcir-cuitsinthispaper.Atemperature-independentvoltagesource,whichissuitableforintegratedcircuits,wasusedforb-iasingofthebufferamplifier,whileeliminatingthebypasscapacitor.Boththeoscillatorcircuitsandthebufferamplifierusethecommondividerresistance.Theimprovementsreducethestart-uptimeoftheoscillatorandtheareaofthelay-out.Withthelibraryofchrt.35dg

sige,wesimulatetheoscillatorcircuitsbythespectresimulationtoolsoftheCadence.

Thesimulationsshowthat:whenthesupplyvoltageis2.7V,thefrequency,thestart-uptimeandthepeak-to-peakvalueoftheoutputoftheoscillatorare12.8MHz,1.3msand0.8Vrespectively.AndtheSSB(SingleSideBand)phasenoiseis-142dBc/Hzat1kHz,-150dBc/Hzat10kHz.Thepowerconsumptionofthecircuitsislessthan2.7mW.Keywords:quartzcrystaloscillator;integratedcircuits;cascord

1 引言

晶体振荡器是一种高稳定频率源,被广泛应用于通信、广播、雷达等领域中.石英晶体振荡器是目

前精确度和稳定度最高的振荡器.随着通信技术的发展,对晶振的小型化、低噪声、低成本和快速启动等提出了更严格的要求.在传统的放大电路结构中,共射电路具有较高的电压放大能力,输入输出阻抗适中;共基电路的高频响应较好,可输入阻抗太小.比较常用的是共射电路与共基电路的组合)))共射共基电路

[1]

路的影响较小,频带宽,线性度好,具有较低的直流损耗.典型的共射共基石英晶体振荡器结构框图如图1所示[2].该电路主要由三部分构成:主振电路采用电容三点式Colpitts(柯尔匹兹)结构并联型石英晶振的主电路;缓冲放大器由采用共基组态连接,提高了电路的输出阻抗,屏蔽了前级振荡电路,使其不受输出结点的影响,实现电流传输;采用常用的电阻分压和旁路电容一起构成偏置电路,为电路提供偏置电压.

目前,国内的石英晶体振荡器主要采用分立贴片元件和PCB板(印刷电路板)实现.虽然分立式晶

.该结构振荡器的频率受输入和负载电

收稿日期:2008-04-14

30

微电子学与计算机2009年

R2、R3作为电压源的分压电阻和Colpitts振荡器的基极偏置电阻,提供稳定的偏置电压.

Colpitts主振电路部分的等效电路如图3所示.RB为晶体管基极偏置电阻;Ri是晶体管b-e间的输入电阻;Re和Xe分别为晶体谐振器阻抗的实部和虚部,外电路产生的负电阻为RN,容抗为XCL.振荡电路产生稳幅振荡需同时满足振幅平衡条件和相位

图1 典型共射共基晶体振荡器结构

平衡条件:

Re=-RNjXe=-jXCL

(1)(2)

振具有较小的体积,很高的在线Q值,方便调整电路元件等许多优点,但若想要进一步缩小晶振的尺寸,抑制噪声和低成本大规模生产时,针对特殊频点设计的集成化石英晶体振荡器将具有更显著的优势[3-4].文中设计了一种集成化的共射共基石英晶体振荡器并利用Cadence中的spectres工具对电路进行了辅助设计和前端仿真并给出了仿真的结果.

2 电路结构与分析

改进后的共射共基石英晶体振荡器的电路如图2所示.除了晶体谐振器以外,整个共射共基晶体振荡器电路都可由集成电路来实现.由于石英晶体谐振器的参数会由于工艺、温度等原因而有所差异,为了方便调整电路性能,谐振回路中电容C1、C2和校频电容C3不宜在电路中集成,仍采用分立元件实现.因此,片外电路主要由不宜集成的石英晶体和电容C1、C2、C3组成.片内部分由除电容与晶体谐振器外的Colpitts主振电路、共基连接的缓冲放大器电路和为其作静态偏置的电压源电路三部分组成.

图3 Colpitts并联型振荡器等效电路

如图3所示将阻抗分为Z1、Z2、Z3三部分,其中,Z3为Ri与C1并联后的阻抗.由电路的闭环增益

的关系可得以下关系式:

gfeZ1Z3+Z1+Z2+Z3=0式中,gfe为晶体管的跨导.

f1+jfB将Z1、Z2、Z3的值代入式(3),得:gfo1-jXR5C11-jXR5C1

2222fXRXR5C15C1

1+j

fB1-jXR5C1

+Re+

X2R5C211-jXR5C1

=022XR5C1

(Xe-1)2XCt

+j(X-gfe=

gfo

(4)(3)

+

RB

1)+XCt

(5)

由上式的实部为0得外电路产生的负电阻RN,当RB和Ct的值较大时,可由振幅平衡条件得出Re与外电路参数的近似关系:

图2 改进后的共射共基石英晶体振荡器

图2中,晶体管Q2,电容C1,C2,校频电容Ct,电阻R5一起构成电容三点式Colpitts结构并联型主振电路部分;由NPN晶体管Q3,PNP晶体管Q4,电阻R6、R7组成对温度和电源电压不敏感的电压源电路为缓冲放大器提供基极偏压.电阻R1、

(6)

f2

XC1C2(1+2)

fB

虚部为0可得外电路容抗值XCL,由相位平衡

2

Re=

gfco

条件可得Xe,Xe的等效电容为谐振器的负载电容CL,化简后可得:

第2期曾健平,等:石英晶体振荡器的集成化设计

31

1UCt(7)

111++C1C2Ct

式(6)、(7)是电路设计的两个基本公式.在对CLU

电路原理分析的基础上,电路元件参数的选取还必须根据设计经验和电路仿真做出合适的近似和折衷

[5]

合集成化要求.振荡电路瞬态启动过程波形如图4所示.

.在保证起振的情况下,应尽可能选择较大的

C1、C2可有利于掩盖晶体管电容及其其他杂散电容的不利影响,保证有较高的在线Q值.校频电容Ct

不能过大,否则振荡器的频率将很难校准,根据晶体的不同,做相应的调整,其典型的值为10pF.综合以上考虑和电路仿真的结果确定主振电路的各元件参数.

振荡电路与缓冲放大器之间采用直接耦合,缓冲放大器的引入提高了电路的输出阻抗,屏蔽了前级电路,使其不受输出结点的影响,实现电流传输.缓冲放大器的基极旁路电容的容值一般大于100pF,是一个较大的电容,这个电容了振荡器的起振电流,使得起振时间变得较长,且不利于缩小整个集成电路的面积.本设计中改为采用更易集成,温度特性更好的电压源电路作为缓冲放大器的基极偏置,去掉容值较大的旁路电容可以明显缩短晶振的起振时间.共基极连接的Q1基极偏压可以近似的由下式表示:

Vb1=Vcc(R2+R3)/(R1+R2+R3)

(8)

由于PNP和NPN晶体管对偏置电压的补偿,减少了缓冲放大器受温度和电源电压变化的影响.电路仿真中,Q3的射极处仿真阻抗为10668,旁路电容的值为100pF时,其容抗值约为1228.偏置电压源的输出阻抗约为旁路电容阻抗9倍,与R7相比,电压源的输出阻抗小得多.因此,可以去掉旁路电容,缩短振荡器起振时间的同时也减少了电路版图所需要的面积.尽可能的缩小电容电阻所使用的面积对电路的集成化非常重要.

图5 平衡时振荡电路的瞬态输出波形图4 振荡电路瞬态启动过程波形

起振时间通常定义为输出电压达到稳定值的90%所用的时间.对典型结构的共射共基晶体振荡器进行电路仿真,其起振时间约为2.6ms.在图4中可以看到,由于改进后缓冲放大器去掉了较大的旁路电容,使得振荡器输出信号达到稳定所需要的时间缩短到1.3ms左右.采用电压源代替旁路电容后,起振时间缩短了约50%.平衡时振荡电路的瞬态输出波形如图5所示.平衡时,振荡器的输出波形稳定在12.8MHz,输出信号的峰峰值约为0.8V.在1kHz处,振荡器的单边带相位噪声为-142dBc/Hz,10kHz处的单边带相位噪声为-150dBc/Hz.

4 结束语

文中基于分立的共射共基石英晶体振荡器结构,通过分析振荡电路的工作原理,设计了一种基于特征尺寸为0.35Lm的集成化的共射共基石英晶体振荡器.电路更易集成,温度特性更好的电压源电路作为缓冲放大器的基极偏置,去掉容值较大的旁路电容,振荡电路与缓冲放大器电路共用偏置分压电阻,缩短电路起振时间,减小电路版图面积.利用Cadence中Spectre仿真工具对电路仿真,当电源电 (下转第35页)

3 电路仿真与测试

分别对其主要性能进行测试.基于特征尺寸为0.35Lm的chrt.35dg

SiGe工艺库,改进后的晶振

电路利用Cadence中Spectre仿真工具对电路仿真.在电路仿真中所使用的石英晶体谐振器为标称频率12.8MHz、AT切的金属冷压焊封装的晶体谐振器

参数.当电源电压为2.7V时,缓冲放大器偏置的电压源电流损耗约为0.16mA,整个电路所消耗的直流电流小于1mA,电路的直流损耗小于2.7mW,符 第2期谭全林,等:位整数加法器的设计与实现

35

Trans.Computers,1973,C-22(8):786-763.

[3]HanT,CarlsonD.Fastarea-efficientVLSIadders[C]//

INProc8thsymp.Italy,ComputerArchitecture,1987:49-56.

[4]KnowlesS.Afamilyofadders[C]//Proc14thSymp.

ComputerArithmetic,Adelaide.Australia,1999:30-40.[5]N󰀁veA,SchettlerH.Power-delayproductminimizationin

high-performance-bitcarry-selectadders[J].IEEETrans.VeryLargeScaleIntegritionSystems,2004,12(3):235-244.

[6]MathewSK.Sub-500-ps-bALUsin0.18LmSOI/

bulkCOMOS:designandscalingtrends[J].IEEEJ.Solid-StateCircuits,2001,36(11):1636-16.

[7]Dong-YuZheng,YanSun,Shao-QingLi,etal.A485ps

-Bitparalleladderin0.18LmCMOS[J].J.Comput.Sci&Technol.2007(1):25-27.

[8]N󰀁veA,SchettlerH,LudwigT,etal.Power-delayprod-uctminimizationinhigh-performance-bitcarry-se-lectadders[J].IEEETransactionsonVeryLargeScaleIn-tegration(VLSI)Systems,2004,12(3):235-244.[9]路卢,彭思龙.32位稀疏树加法器的设计改进与实现

[J].微电子学与计算机,2007,24(12):24-28.

作者简介:

谭全林 男,(1982-),硕士研究生.研究方向为大规模集成电路设计.

邢座程 男,(19-),博士,教授,博士生导师.研究方向为高性能体系结构、低功耗体系结构和集成电路设计.李少青 男,(1963-),研究员,硕士生导师.研究方向为微电子与固体电子学、可测试性设计与测试生成.

陈延仓 男,(1982-),博士研究生.研究方向为高性能体系结构和大规模集成电路设计.

(上接第31页)

压为2.7V时,直流电流小于1mA,输出电压的峰峰值约为0.8V,振荡频率为12.8MHz.单边带相位噪声1kHz处为-142dBc/Hz,10kHz处为-150dBc/Hz,整个电路的直流功耗小于2.7mW.结果显示:与分立元件构成的晶振相比,集成化晶振将拥有更低的相位噪声,更小的体积和更低的成本.参考文献:

[1]童诗白.模拟电子技术基础[M].北京:高等教育出版

社,2000:111-116.

[2]赵声衡.石英晶体振荡器[M].长沙:湖南大学出版社,

1997:153-198.

[3]高明伦,胡永华,李丽.深亚微米芯片设计中相位噪声的

讨论[J].微电子学与计算机,2002,19(9):57-60.[4]徐赏林,李威,王继安,等.高线性度低频压控振荡器的

设计[J].微电子学与计算机,2006,23(8):42-45.[5]张俊,黄欹昌,陆

68.

,等.三点式晶体振荡电路的起振特

性与调节技术[J].自动化与仪器仪表,2005(5):66-

作者简介:

曾健平 男,(1966-),博士研究生,副教授.研究方向为新型电子器件和集成电路设计.