《数字电子技术期末复习》

A0&0P20ABC000&0P1B0&0P3000>=100F0&0P4C0

PC，解：（1）P 1  A ， 2  B  ，P 4  A ( B ) ，P 5  A BC  CP 3BC(2)根据逻辑电路图写出输出函数表达式 F： PPA(BC)ABC45化简输出函数表达式

FPPA(BC)ABCA(BC)ABCABACABACABAC45(3)列出真值表 ：

为1，式，可

(4)

该电路具有检查输入信号取值是否一致的逻辑功能，一旦输出分析可知，该电路的设计方案不是最简的。根据简化函数表达画出实现给定功能的简化逻辑电路图。

2. 分析下图所示逻辑电路

解：写出输出函数表达式

SABAABBCAB用代数法化简输出函数如下：

SABAABBABAABB (AB)A(AB)B ABAB

1

CABABAB列出真值表

由真值表可以看出，若将A、B分别作为一位二进制数，则 S是 A、B 相加的“和”，而 C是相加产生的“进位”。该电路称作“半加器”，它能实现两个一位二进制数加法运算。

3. 分析下图所示组合逻辑电路，假定电路输入ABCD为8421码，说明该电路功能。

解：写出该电路输出函数表达式 WABDBCABDBC XBCBDBCDBCBDBCD

YCDCDCDCD

ZD

列出真值表

功能：8421码转换成余3码！

4. 请用与非门设计一个四人无弃权表决电路。多数赞成则天通过。

请根据设计步骤给出逻辑电路图，并选用74系列的与非门实现（参考：74LS00），给出逻辑图对应逻辑门的引脚判断。说明用几个与非门实现该电路

74LS00芯片资料如下：

F1(A,B,C)ABAC5. 已知：F(A,B,C)ACBCABC ，用适当的译码器和适当的逻辑门实现该电路功能。

2F3(A,B,C)ABABC

2

6. 用数据选择器（MUX）实现逻辑函数F(A,B,C)=∑m(3,4,5,7)

用两种方法实现

7. 用4路数据选择器74LS153实现4变量逻辑函数F(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)的功能

解 用4路选择器实现该函数时，应从函数的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。

① 选用变量A和B作为选择控制变量 F(A,B,C,D) 10,13)m(0,2,3,7,8,9,ABCDABCDABCDABCDABCDABCDABCDABCDAB(CDCDCD)ABCDAB(CDCDCD)ABCDAB(CD)ABCDAB(CD)ABCD② 选用变量C和D作为选择控制变量 F(A,B,C,D)m(0,2,3,7,8,9,10,13) ABCDABCDABCDABCD ABCDABCDABCDABCD

CD(ABAB)CD(ABAB)CD(ABAB)CD(ABAB)CDBCDACDBCDA可见，用n个选择控制变量的MUX实现n+2个以上变量的函数时，MUX的数据输入函数Di

一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。

8. 用4位二进制并行加法器设计一个4位二进制并行加/减法器

解：根据问题要求，设减法采用补码运算，并令 A = a4a3a2a1 ----- 为被加数(或被减数)； B = b4b3b2b1 ----- 为加数(或减数)； S = s4s3s2s1 ----- 为和数(或差数)；

M-----为功能选择变量。当M=0时，执行A+B；当M=1时，执行A-B；

由运算法则可归纳出电路功能为：

当M=0时，执行 a4a3a2a1 + b4b3b2b1 + 0 (A+B) 当M=1时，执行 a4a3a2a1 + b 4 b 3 b 2 b 1 + 1 (A-B) 分析结果表明，可用一片4位二进制并行加法器和4个异

3

或门实现上述逻辑功能。

具体实现：

将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数 b4b3b2b1 分别和M异或后加到并行加法器的 B4B3B2B1 输入端。并将M同时加到并行加法器的 C0 端。

实现给定功能的逻辑电路图如右图所示：

9. 写出与非门组成的触发器的次态方程，并根据已给波形画出输出Q的波形；（设初始状态为1）

解：

10. 说明由RS触发器组成的防抖动电路工作原理，画出对应输入波形和输出波形；

解：工作原理见课本P143；波形见右图

11. 写出下图所示触发器的次态方程，指出CP脉冲到来时，触发器置1的条件；

解：

12. 分析下列时序逻辑电路

解：该电路有一个输入x和一个输出Z。输出Z与输入x及电路状态均有直接联系，因此属于Mealy型。

1．写出输出函数和激励函数的表达式

Z xy2y1D2xy2y1xy2y1D1x4

2.列出电路次态真值表

根据激励函数表达式和D触发器的功能表，可作出该电路的次态真值表如下表所示

次态真值表 （2）D触发器功能表 D 0 1

3.作出状态表和状态图 输入 x 现态 y2y1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 激励函数 D2 D1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 Qn+1 功能说明 0 1 置0 置1 次态 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 根据输出函数表达式和次态真值表，可作出该电路的状态表和状态图如下。

现 态 y2 y1 00 01 10 11 次态/输出(y2n+1y1n+1/Z） X=0 00/0 10/0 00/0 00/0 X=1 01/0 01/0 01/1 01/0 4. 说明电路的逻辑功能

设电路初始状态为“00”，输入x为脉冲信号，其输入序列为010110100。根据状态图可作出电路的状态响应序列和输出响应序列如下:

由输入、输出序列可以看出，一旦输入x出现信号“101”，输出Z便产生一个相应的1，其他情况下输出Z为0。因此，该电路是一个“101”序列检测器。

5

13. 试用代数法分析下图所示同步时序逻辑电路的逻辑功能

解 电路由一个J-K触发器和四个逻辑门构成，电路有两个输入端x1和x2，一个输出端Z。输出Z与输入和状态均有直接联系，属于Mealy 型电路。 1．写出输出函数和激励函数表达式：Z xxy12

Jxx12 Kxx12n12．把激励函数表达式代入触发器的次态方程，得到电路的次态方程组， yJyKy该电路的存储电路只有一个触发器，因此，电路只有一个次态方程。

3． 作出状态表和状态图 y n  1  x x  x y  x y

1212 x1x2y(x1x2)y x1x2yx1yx2y x1x2x1yx2y根据次态方程和输出函数表达式，可以作出该电路的状态表和状态图如下。 Zxxy12

4． 画出时间图，并说明电路的逻辑功能

设电路初态为“0”，输入x1为00110110，输入x2为01011100，根据状态图可作出电路的输出和状态响应序列如下:

状态表

现态 次态 /输出（yn+1/Z） y 0 1 x1x2=00 x1x2=01 x1x2=11 x1x2=10 0/0 0/1 0/1 1/0 1/0 1/1 0/1 1/0

根据状态响应序列可作出时间图如上右图所示：

6

电路实现了串行加法器的功能。x1为被加数，x2为加数，按照先低位后高位的顺序串行地输入。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行输出“和”。

时间图给出了x1=01101100, x2=00111010相加得到“和” Z=10100110的过程。状态y=11110000是由低位到高位依次产生的进位信号。

14. 计一个模5可逆计数器，该电路有一个输入x和一个输出Z。输入x为加、减控制信号。当x=0

时，计数器在时钟脉冲作用下进行加1计数；当x=1时，计数器在时钟脉冲作用下进行减1计数。输出Z为进位或借位信号。试建立该计数器的Mealy型原始状态图和状态表

解：该问题已指定电路模型为Mealy型，且输入和状态、输出之间的关系也非常清楚，所以状态图的建立很容易。

假设模5计数器的5个状态分别用0、1、2、3、4表示，其中0为初始状态。 根据题意可作出原始状态图和原始状态表如下。

15. 某序列检测器有一个输入端x和一个输

出端Z。输入端 x 输入一串随机

的二进制代码，当输入序列中出现“011”时，输出Z产生一个1输出，平时Z输出0。典型输入、输出序列如下。

输入x: 1 0 1 0 1 1 1 0 0 1 1 0输出Z: 0 0 0 0 0 1 0 0 0 0 1 0

试作出该序列检测器的原始状态图和原始状态表。

解 1.假定用Mealy型同步时序逻辑电路实现该序列检测器的逻辑功能。 设:

状态A------电路的初始状态；

状态B------表示收到了序列“011”中的第一个信号“0”； 状态C------表示收到了序列“011”中的前面两位“01” ； 状态D------表示收到了序列“011”。

该序列检测器Mealy型状态图的构造过程如下。相应的原始状态表如右下表所示

状态表 现态 A B C D 次态/输出 x=0 B/0 B/0 B/0 B/0 x=1 A/0 C/0 D/1 A/0 7

从上述过程可知，一个序列检测器所需要的状态数与要识别的序列长度相关，序列越长，需要记忆的代码位数越多，状态数也就越多。

2．假定用Moore型同步时序逻辑电路实现该序列检测器的逻辑功能.

由于电路输出完全取决于状态 ，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。

设电路初始状态为A，并用状态B、C、D分别表示收到了输入x送来的0、01、011。显然，根据题意，仅当处于状态D时电路输出为1，其他状态下输出均为0。

构造Moore型原始状态图的过程如下：

5. 用J-K触发器作为存储元件，设计一个序列检测器。该电路从输入x接收随机输入信号，当出现“1001”序列时，在输出Z产生一个1信号。典型输入、输出序列如下：

现态 A B C D 次态/输出 x=0 x=1 B B B B A C D A 0 0 0 1 输出 输入x：1 1 0 0 1 0 0 1 1 1 0

输出Z：0 0 0 0 1 0 0 1 0 0 0（允许重叠）

解 ① 作出原始状态图和状态表

假定采用Mealy型电路实现给定功能，并设初始状态为A，可作出原始状态图。

② 状态化简

观察状态表可知，状态B和E等效，故可将 其合并为状态B，得到简化后的状态表。

③ 状态编码

假定状态变量用y2、y1表示，参照相邻编码法则，令y2y1取值00、01、11、10分别表示状态A、B、C、D。可得到相应的二进制状态表。

现态 A 次态/输出 x=0 A/0 C/0 D/0 A/0 C/0 x=1 B/0 B/0 B/0 E/1 B/0 B C D E 现态 A B C D 次态/输出 x=0 A/0 C/0 D/0 A/0 x=1 B/0 B/0 B/0 E/1 8

现态 A B C D

次态/输出 x=0 A/0 C/0 D/0 A/0 x=1 B/0 B/0 B/0 B/1 现态 次态y2n+1y1n+1/输出Z y2y1 00 01 11 10 x=0 00/0 11/0 10/0 00/0 x=1 01/0 01/0 01/0 01/1 ④ 确定触发器数目和类型并求出激励函数和输出函数最简表达式 由问题要求和二进制状态表可知，电路中需要2个JK触发器。

根据二进制状态表和JK触发器激励表，可列出激励函数和输出函数真值表。 现态 y2y1 00 01 11 10

由真值表可画出激励函数和输出函数卡诺图：

用卡诺图化简后的激励函数和输出函数表达式：

J 2xy1xy1次态y2n+1y1n+1/输出Z x=0 00/0 11/0 10/0 00/0 x=1 01/0 01/0 01/0 01/1 2xyKJ 1x xyxy2K12 xyyZ21⑤ 画出逻辑电路图

根据触发器的类型和数目，以及所得激励函数和输出函数最简表达式，可画出实现预定功能的逻辑电路图。

9

10