第３５卷第７期 电工电能新技术 Ｖｏ１．３５，Ｎｏ．７ ２０１６年７月 Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ ａｎｄ Ｅｎｅｒｇｙ Ｊｕ１．２０１６ 一种用于光伏并网逆变器的高性能锁相环设计 江燕兴，潘逸蓖，窦 伟 （北京科诺伟业科技股份有限公司，北京１０００８３） 摘要：针对光伏并网系统中的传统锁相环在电网电压不平衡、频率扰动以及相位突变情况下存在 的锁相性能下降的问题，提出了一种能快速、准确地提取电网电压相位的锁相环设计方案。该方案 采用双二阶广义积分器环节，在准确获取电网电压正序分量的同时有效滤除负序分量，达到提高响 应速度、降低稳态误差的目的。基于理论分析，搭建仿真模型对所提出的算法进行仿真研究并在 １００ｋＷ光伏并网逆变器上进行实验验证。仿真和实验结果表明，该锁相环能够在电网电压跌落、 频率扰动以及相位突变等情况下快速准确地提供基波正序电压相位，有效提高了光伏并网系统的 控制性能。 关键词：光伏；并网逆变器；锁相环；双二阶广义积分器 中图分类号：ＴＭ７２ 文献标识码：Ａ 文章编号：１００３—３０７６（２０１６）０７－００７５－０６ １ 引言 测器（ＦＲＦ）来锁定电网电压相位 ，能有效地克服 电网电压不平衡故障，但算法比较复杂。本文针对 电网同步锁相是决定并网逆变器性能的一项关 传统的ｄｑ锁相环在电网电压出现频率突变、相位突 键技术。锁相环（ＰＬＬ）是目前使用最普遍的相位同 变以及三相不平衡时不能精确地检测相位的问题， 步方法，作用是获得准确实时的相位信息，提供计算 提出一种带有双二阶广义积分器的新型锁相环技术 基准，其性能对于整个控制系统至关重要。在控制 方案，在理论分析及仿真研究的基础上，搭建一台 过程中要求锁相电路必须在存在电压频率突变、相 １００ｋＷ并网逆变器样机对该算法进行实验验证。 位突变以及三相不平衡条件下，能够快速、准确地锁 定电压相位，并需满足收敛速度快、相位估计精度 ２传统三相ｄｑ锁相环结构和控制原理 高、抗干扰能力强等几方面的要求…。 锁相环电路分为三个部分：鉴相器、环路滤波器 基于同步旋转坐标变换的ｄｑ锁相技术在电网 和压控振荡器。锁相环结构是一个反馈控制系统， 电压平衡的条件下，可以达到良好的效果 。但当 但跟一般控制系统不同的是：常规控制系统采集的 电网电压出现频率突变、相位突变以及三相不平衡 是经传感器转换或直接从系统采集的模拟信号，而 等情况时，基于ｄｑ变换的锁相环输出将出现振荡， 锁相环采集的是相位信号。图１为锁相环结构框 不能有效地完成锁相 ，并且可能引起逆变器故 图。 障，对逆变器本身及电网安全造成影响。在当今电 网电压不平衡状态成为常态的情况下，研究复杂电 网条件下的锁相环技术具有重要的意义。 图１锁相环结构框图 目前针对复杂电网条件下的锁相技术提出了很 Ｆｉｇ．１ Ｓｔｒｕｃｔｕｒｅ ｂｌｏｃｋ ｄｉａｇｒａｍ ｏｆ ＰＬＬ 多种方案。采用通过低通滤波器（ＬＰＦ）分离基波负 序分量，再利用传统锁相环进行锁相，这种方法会造 如图１所示，鉴相器将输入信号与反馈信号进 成幅值衰减、相角偏移等误差。通过增加自适应观 行比较，并将差值送人环路滤波器；环路滤波器具有 收稿日期：２０１５—１２－２４ 基金项目：国家高技术研究发展计划（８６３计划）项目（２０１１ＡＡ０５Ａ３０３） 作者简介：江燕兴（１９７７．），男，北京籍，工程师，硕士，研究方向为新能源发电技术； 潘逸蓖（１９８７．），男，北京籍，工程师，硕士，研究方向为大功率变流技术。 ７６ 电工电能新技术 第３５卷第７期 低通滤波效果，滤除该差值中的高频分量和噪声，产 生稳定的控制信号；压控振荡器根据环路滤波器输 出的控制信号产生相应的频率信号，当倍频系数为 １时，可实现输入信号与输出信号的直接锁相。 在传统锁相环中，设三相平衡电压为： Ｕｃｏｓ（ｔｏｔ） ｓ（一 ） ｓ（… ） 式中，Ｕ为三相电压幅值。经Ｃｌａｒｋ变换得到两相 静止坐标系下电压变量为： ｆＭａ＝ 。。ｓ（ （２） ｌ“Ｂ＝Ｕｓｉｎ（ｔｏｔ） 式中，ｕ 与 Ｂ的幅值相等，“ 相位超前ｕｐ的角度 为＇ｒｒ／２。 若三相电压不平衡时，令ｕ 的幅值为 ， 。的 幅值为 。，再运用Ｐａｒｋ变换得到两相同步旋转坐 标系下变量为： Ｊ ａ ￣ＣＯＳＯ＋ｕ￣ｓｉｎ０ （３） 【ｕ ｑ＝“ＢｃｏｓＯ—ｔｒｏｔｓｉｎＯ 式中，０为锁相实时相位。当锁相信号与 同步 时，得：（：：ｑ —＝“ ｐｃｏｓ（ｏｔｔ））／＋一 ｕＺ ａ ｓｓｉｎ ｔｉｎ（ ｏｔｏｔｔ）） （４，［） 若令／／， 超前ｕ 的相位角为 ，代入式（４）得： Ｍ＝ｑＵＢＣＯＳ（ｔｏｔ一 ）ＣＯＳ（ｔｏｔ）一Ｕ ＣＯＳ（ｔｏｔ）ｓｉｎ（ｔｏｔ） ： ＣＯＳ（２∞￡一 ）＋ 。 一 Ｕ ｉ （２ｏｔｔ） （５） 由式（５）可知，当Ｕ ＝Ｕ。且 ＝＂ｒｒ／２时，ｕ ＝ ０为纯净直流信号，否则“ 将含有二倍频分量。由 式（２）分析可知，只有当／Ｚａ ｕ 为正序三相平衡电 压时，ｕ 才不含二倍频分量。因此锁相环要想达到 较高的性能，需要进行低通滤波，但是低通滤波又会 延长锁相环的动态响应速度，限制了系统的快速性。 也有一些学者采用在前向通道中加入陷波器的解决 方法 ］，但陷波器的阶跃响应过程往往存在反复波 动的问题。 图２为传统ｄｑ锁相环原理图。传统ｄｑ锁相环 是将三相电压“ 转换到 两相静止坐标系，再转 换到ｄｑ旋转坐标系下进行相位比较。它使用一个 给定值为０的比例积分控制器（ＰＩ）作为环路滤波 器，ｔｏ，为压控振荡器的自由振荡角频率，０。代表锁 相环瞬时输出相位。为解决二倍频分量问题，传统 ｄｑ锁相环往往在反馈通道中加入低通滤波器，但低 通滤波器的加人降低了系统的动态响应性能。 图２传统ｄｑ锁相环原理图 Ｆｉｇ．２ Ｓｔｒｕｃｔｕｒｅ ｂｌｏｃｋ ｄｉａｇｒａｍ ｏｆ ｔｒａｄｉｔｉｏｎａｌ ｄｑ—ＰＬＬ ３ 新型三相锁相环的改进方法 为解决电网电压不平衡时 含有二倍频分量 的问题，同时避免低通滤波器造成的响应延迟，本文 采用双二阶广义积分（Ｄｏｕｂｌｅ Ｓｅｃｏｎｄ—Ｏｒｄｅｒ Ｇｅｎｅｒａｌ— ｉｚｅｄ Ｉｎｔｅｇｒａｌ，ＤＳＯＧＩ）结构实现正负序分离和滤波功 能 ，其原理如下。 一般的三相电压正序分量为Ｈ ： Ｉ／≥￣ａ＿：ｐｓｔｌ ］Ｊｊｌ ’＋ ［Ｌ 基ｕ ］ｊ ＝÷＿ ，［Ｌ ｍ 三ｍ 儿 ｍ１ Ｉ］［ ］ｃｊ ６ ’ ［［ ｕＵ ｃｔ 一ｐ ｓ ｔ］＝ ａ ［Ｉ ｉ 一ｊｓｔ ］Ｉ＝ ｎ。 ｒ＋［ｌ ］Ｉ 一 ＋ （７） 】 ㈩ 式中，ｑ：ｅｊ号。 ｕ －ｐｓｔ ： — １（“ “ 一 一ｑ Ｂ）Ｂ （９）Ｌ Ｕ１３ｐｓｔ： １（ｑｕ ＋ Ｌ“ｎ＋ ＢＢ ） （１０）Ｌ ｌｕ 江燕兴，潘逸蓖，窦伟，等．一种用于光伏并网逆变器的高性能锁相环设计［Ｊ］．电工电能新技术，２０１６，３５（７）：７５．８０． ７７ 基于上述计算，为避免电网电压不平衡时产生 二倍频分量导致的谐波问题，本文采用带ＤＳＯＧＩ结 构的锁相环，如图３所示。 图３带ＤＳＯＧＩ环节的锁相环原理图 Ｆｉｇ．３ Ｓｔｒｕｃｔｕｒｅ ｄｉａｇｒａｍ ｏｆ ＰＬＬ ｗｉｔｈ ＤＳＯＧＩ 图３中，锁相过程为： （１）对电网电压ｕ 。进行Ｃｌａｒｋ变换得到ｏ【ｐ坐 标系下的ｕ 。。 （２）将 、ｕ。分别送入两个ＳＯＧＩ结构，提取电 网电压正序分量ｕ 和“Ｂ 。 （３）以前馈方式在电网电压中消除负序分量， 避免负序分量产生的谐波。 （４）将滤波后的电网电压正序分量 。 和 “。叫送人基于ｄｑ坐标系但不含低通滤波器的锁相 环。 ４锁相环性能分析 将图２传统锁相环原理图中的坐标变换等代数 环节忽略，可表示为如图４所示的控制框图。 图４传统锁相环控制框图 Ｆｉｇ．４ Ｓｔｒｕｃｔｕｒｅ ｄｉａｇｒａｍ ｏｆ ｔｒａｄｉｔｉｏｎａｌ ＰＬＬ 图４中，０ 表示电网基波正序电压相位，ＡＯ表 示相位误差，０。表示锁相环输出相位。低通滤波器 由１阶惯性环节表示，其延时时间一般采用基频周 期，即Ｔ ＝０．０２ｓ。此外，ＰＩ调节器参数设为ｋ。＝ ０．５，ｋｉ＝１０。 由此可知传统锁相环闭环传递函数为： Ｇ ）＝ ＝ …） 由式（１１）可得传统锁相环系统博德图，如图５ 所示。 在ＤＳＯＧＩ－ＰＬＬ系统中，将ＳＯＧＩ等代数环节忽 略，可得如图６所示的控制框图。 由此可知ＤＳＯＧＩ－ＰＬＬ闭环传递函数为： １０。 １０。 １０ １０ １０ ￣ｏ／（ｒａｄ／ｓ） 图５ 传统锁相环系统博德图 Ｆｉｇ．５ Ｂｏｄｅ ｄｉａｇｒａｍ ｏｆ ｔｒａｄｉｔｉｏｎａｌ ＰＬＬ 图６ ＤＳＯＧＩ—ＰＬＬ控制框图 Ｆｉｇ．６ Ｓｔｒｕｃｔｕｒｅ ｄｉａｇｒａｍ ｏｆ ＰＬＬ ｗｉｔｈ ＤＳＯＧＩ Ｇ ｓ８ｐ、 ）＝赫Ｓ 十（ｏ）／，犁罂ｃ—Ｓ十． ： ） ＰＩ调节器参数仍选择ｋ。＝０．５，ｋ ：１０，由式 （１２）可得ＤＳＯＧＩ—ＰＬＬ系统博德图，如图７所示。 １０。１ １０。 １０ １０ １０ ｏＪ／（ｒａｄ／ｓ） 图７ ＤＳＯＧＩ—ＰＬＬ系统博德图 Ｆｉｇ．７ Ｂｏｄｅ ｄｉａｇｒａｍ ｏｆ ＰＬＬ ｗｉｔｈ ＤＳＯＧＩ 由图５和图７可知，两个锁相环系统均可稳定 运行，且具有低通特性。其系统谐振峰均在３ｒａｄ／ｓ 左右，远离工频１００ｗｒａｄ／ｓ，可满足对工频锁相的要 求。在高频段，传统锁相环幅频曲线以－４０ｄＢ／ｄｅｃ 衰减，而ＤＳＯＧＩ—ＰＬＬ以一２０ｄＢ／ｄｅｃ衰减，因此ＤＳＯ— ＧＩ—ＰＬＬ截止频率稍高，且对高频分量的抑制较小。 在１００￣ｒａｄ／ｓ处，传统锁相环幅值衰减为一７２ｄＢ，相 频曲线滞后１７５。；而ＤＳＯＧＩ—ＰＬＬ在该点幅值衰减为 一５６ｄＢ，相频曲线滞后９４。。因此，ＤＳＯＧ！．ＰＬＬ系统 在滤除负序和谐波等扰动因素后，其动态响应速度 优于传统锁相环系统。同时，由于ＳＯＧＩ系统采用 了特殊的正负序分离方法，具有高度的数学严谨性， 其对二倍频分量的滤波效果远高于ｄｑ变换法中的 低通滤波器。 ７８ 电工电能新技术 第３５卷第７期 ５ 仿真分析 为验证ＤＳＯＧＩ—ＰＬＬ结构的可行性，本文在Ｍａｔ— ｌａｂ／Ｓｉｍｕｌｉｎｋ环境下搭建了仿真模型，对传统ｄｑ锁 相环和ＤＳＯＧＩ—ＰＬＬ在电网故障时的并网同步性能 分别进行了仿真。 图８为电网电压不平衡跌落仿真波形图。图８ 中，理想电网频率为５０Ｈｚ，标幺值为１ｐｕ。在０～１ ｓ 内，电网电压为理想状态；１ ｓ之后Ｕ 和Ｕ 分别跌落 至０．３ｐｕ。若传统锁相环不使用低通滤波器，则可 达到较高的动态响应速度，但无法滤除输出信号中 的二倍频分量，如图８（ａ）所示。图８（ｂ）为同样仿 真条件下ＤＳＯＧＩ—ＰＬＬ的输出频率波形。 １ 一ｏ ０ 《ａ）传统锁相环输出频率波形图 １ ０ ．１ ５２ Ｎ ５０ ４８ ０ ９６ ０ ９８ １ ００ １ ０２ １ Ｏ４ １ ０６ １ ０８ ｔ／ｓ ｆｂ１ ＤＳＯＧＩ—ＰＬＬ输出频率波形图 图８ 电网电压不平衡跌落时仿真波形图 Ｆｉｇ．８ Ｓｉｍｕｌａｔｉｏｎ ｗａｖｅｆｏｒｍｓ ｗｉｔｈ ｕｎｂａｌａｎｃｅｄ ｄｒｏｐ ｏｆ ｇｒｉｄ ｖｏｌｔａｇｅ 可以看出，当电网电压不平衡跌落时，没有滤波 环节的传统锁相环输出频率在４８～５２Ｈｚ之间，以 １００Ｈｚ频率波动；而具有双二阶广义积分结构的锁 相环的输出频率未出现明显波动。 同样理想电网条件下，在仿真中１ ｓ之后，电网 频率突变为４９Ｈｚ。图９（ａ）为加入低通滤波器的传 统锁相环输出频率波形，图９（ｂ）为ＤＳＯＧＩ—ＰＬＬ输 出的频率波形，其中 为电网频率，，为锁相环输出 频率。可以看出，当出现频率扰动时，传统锁相环频 率的调节过程约为０．０８ｓ；而具有ＤＳＯＧＩ结构的锁 相环明显响应更快，调节过程约为０．０１５ ｓ。 因此，当电网电压出现不平衡跌落和频率扰动 等情况时，具有ＤＳＯＧＩ结构的锁相环可有效地改善 ５ ４８ ０ ８５ ０ ９５ １ Ｏ５ １ １５ １ ２５ １ ３５ ／ｓ （ａ）传统锁相环输出频率波形图 ５１ ｛ ４８ ｌ ３５ ｓ （ｂ）ＤＳＯＧＩ．ＰＬＬ输出频率波形图 图９频率扰动时的波形图 Ｆｉｇ．９ Ｓｉｍｕｌａｔｉｏｎ ｗａｖｅｆｏｒｍｓ ｗｉｔｈ￣ｅｑｕｅｎｅｙ ｄｉｓｔｕｒｂａｎｃｅｓ 频率输出波形，其快速性和稳定性均优于传统锁相 环。 ６ 样机实验 为进一步证明本文所提出ＤＳＯＧＩ．ＰＬＬ的有效 性，搭建了一台ｌＯ０ｋＷ光伏并网逆变器进行验证。 图１０为电网电压不平衡跌落时，电网电压和逆变器 输出电流波形。图１０中，当电网电压不平衡跌落 时，系统输出电流的相位和频率仍能保持良好，未在 输出电流中引入谐波。 ： 、／ 一（、／、一＜¨１ 八 ７ 八ｊ７ ｊ八一 １５１１ｅｌ１６ １日：２４：Ｉｑ．Ｚ２４ ＞ — 一 》 、 （ Ｌ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ一 Ｏ．５８８８ｋＡ／ｄｔ 日．５８８８ｋ￣／ｄＩ 图ｌ０ 电压不平衡跌落时实验波形图 Ｆｉｇ．１０ Ｅｘｐｅｒｉｍｅｎｔ ｗａｖｅｆｏｒｍｓ ｗｉｔｈ ｕｎｂａｌａｎｃｅｄ ｄｒｏｐ ｏｆ ｇｒｉｄ ｖｏｌｔａｇｅ 图１１为频率快速扰动至４８Ｈｚ时，电网电压和 逆变器输出电流波形。可以看出，在电网电压频率 快速扰动至４８Ｈｚ时，系统输出电流仍然可以保持 良好的相位和频率，未出现明显的功率因数偏移。 图１２为电网电压三相对称跌落实验波形图。 图１２（ａ）中，电网电压发生三相对称跌落，跌落深度 江燕兴，潘逸蓖，窦伟，等．一种用于光伏并网逆变器的高性能锁相环设计［Ｊ］．电工电能薪技术，２０１６，３５（７）：７５－８０． ７９ 约为２０％，且明显可见跌落过程伴随着电网电压振 （２）该方法在出现频率扰动时动态响应较快。 荡及相位突变。图１２（ｂ）中，逆变器输出电流在电 （３）在电压相位突变时的动态响应速度满足逆 网电压突变时刻出现冲击，之后逆变器迅速完成了 变器要求。 输出电流的相位调整，并向电网注入无功电流进行 （４）该技术实现简单，元需复杂的算法，实时性 支撑。 好。 因此，本文所采用的ＤＳＯＧＩ—ＰＬＬ结构是一种有 ＂ ＂。。 出 Ｐ “ 八 八 簖 效提高光伏并网逆变器在复杂电网环境下锁相性能 ＝Ｘ ： ：× ＝．×、： ：、＝：：＞＜ 的方法。 ：－０．１７７９ｋ ２￣ｌｌＳ／ＩＢ／＇ｌＥ １０： ６：３２．Ｉ？Ｏ 参考文献（Ｒｅｆｅｒｅｎｃｅｓ）： ｉ．ｉｌ．２２ 卜 ｛望Ｂ ～ １＇ ： 一 ． 、—— —一 ’ｃ—【１］张永明，岳云涛，丁宝，等（Ｚｈａｎｇ Ｙｏｎｇｍｉｎｇ，Ｙｕｅ —— ｊ — Ｙｕｎｔａｏ，Ｄｉｎｇ Ｂａｏ，ｅｔ ａ１．）．适于三相三线光伏并网逆 ，ｄ ～ 变器的锁相环新方法（Ａ ｎｅｗ ｐｈａｓｅ—ｌｏｃｋｅｄ ｌｏｏｐ ａｐ— 图１ １ 频率扰动时的实验波形图 ｐｒｏａｃｈ ｆｏｒ ｔｈｒｅｅ·－ｐｈａｓｅ ｔｈｒｅｅ··ｗｉｒｅ ｐｈｏｔｏｖｏｈａｉｃ ｇｒｉｄ－－ＣＯＩｌ－－ Ｆｉｇ．１ １ Ｅｘｐｅｒｉｍｅｎｔ ｗａｖｅｆｏｒｍｓ ｗｉｔｈ ｆｒｅｑｕｅｎｃｙ ｄｉｓｔｕｒｂａｎｃｅｓ ｎｅｃｔｅｄ ｉｎｖｅｒｔｅｒ ｓｙｓｔｅｍｓ）［Ｊ］．电气工程学报（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ），２０１５，（７）：２６－３２． ４６５．３ ［２］Ｄａｖｏｏｄ Ｙａｚｄａｎｉ，Ａｌｉｒｅｚａ Ｂａｋｈｓｈａｉ，Ｇｅｚａ Ｊｏｏｓ，ｅｔ ａ１．Ａ １６５．３ ｎｏｎｌｉｎｅａｒ ａｄａｐｔｉｖｅ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ｇｒｉｄ－－ＣＯＩｌ－· 堇－１３４，７ ｎｅｅｔｅｄ ｄｉｓｔｒｉｂｕｔｅｄ ｅｎｅｒｇｙ ｓｏｕｒｃｅｓ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ．４３４ ７ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，２００８，２３（４）：２１８１－２１８６． ｌ３．４４ １３ ４６ ｌ３ ４８ １３．５Ｏ １３．５２ １３．５４ ｓ ［３］杨仁增，张光先（Ｙａｎｇ Ｒｅｎｚｅｎｇ，Ｚｈａｎｇ Ｇｕａｎｇｘｉａｎ）． （ａ）线电压波形图 谐波畸变电网下的频率自适应锁相方法（Ｆｒｅｑｕｅｎｃｙ ａｄａｐｔｉｖｅ ＰＬＬ ｕｎｄｅｒ ｄｉｓｔｏｒｔｅｄ ｇｒｉｄ ｃｏｎｄｉｔｉｏｎｓ）［Ｊ］．中国 电机工程学报（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＣＳＥＥ），２０１３，３３ （１６）：１４４—１５２． ［４］龚锦霞，解大，张延迟（Ｇｏｎｇ Ｊｉｎｘｉａ，Ｘｉｅ Ｄａ，Ｚｈａｎｇ ｔ／ｓ Ｙａｎｅｈｉ）．三相数字锁相环的原理及性能（Ｐｒｉｎｃｉｐｌｅ （ｂ）相电流波形图 ａｎｄ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｔｈｒｅｅ·－ｐｈａｓｅ ｄｉｇｉｔａｌ ｐｈａｓｅ·－ｌｏｃｋｅｄ 图１２ 电网电压三相对称跌落实验波形图 ｌｏｏｐ）［ｊ］．电工技术学报（Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ｃｈｉｎａ Ｅｌｅｃ— Ｆｉｇ．１２ Ｅｘｐｅｒｉｍｅｎｔ ｗａｖｅｆｏｒｍｓ ｗｉｔｈ ｂａｌａｎｃｅｄ ｄｒｏｐ ｔｒｏｔｅｃｈｎｉｃａｌ Ｓｏｃｉｅｔｙ），２００９，２４（１０）：９４－９９． ｏｆ ｇｒｉｄ ｖｏｌｔａｇｅ ［５］周鹏，贺益康（Ｚｈｏｕ Ｐｅｎｇ，Ｈｅ Ｙｉｋａｎｇ）．电网电压不 对称且谐波畸变时基波电压同步信号的检测（Ｓｙｎ— 因此，在实际系统中，经实验充分验证了ＤＳＯ— ｃｈｒｏｎｉｚａｔｉｏｎ ｓｉｇｎａｌ ｄｅｔｅｃｔｉｏｎ ｏｆ ｆｕｎｄａｍｅｎｔａｌ ｖｏｌｔａｇｅ ｕｎｄｅｒ ＧＩ．ＰＬＬ能够在电网电压不平衡、频率突变、相位突 ｕｎｂａｌａｎｃｅｄ ａｎｄ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｅｄ ｇｒｉｄ ｖｏｌｔａｇｅ ｃｏｎｄｉ— 变等复杂情况下准确、快速地达到锁相目的。 ｔｉｏｎｓ）［Ｊ］．仪器仪表学报（Ｃｈｉｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ｓｃｉｅｎ— ７ 结论 ｔｉｆｉｃ Ｉｎｓｔｒｕｍｅｎｔ），２０１０，３ｌ（１）：７８—８４。 ［６］Ｃａｒｕｇａｔｉ Ｉ，Ｍａｅｓｔｒｉ Ｓ，Ｄｏｎａ Ｐ Ｇ，ｅｔ ａ１．Ｖａｒｉａｂｌｅ ｓａｍ— 针对传统ｄｑ锁相环在电网电压不平衡及频率 ｐｌｉｎｇ ｐｅｒｉｏｄ ｆｉｌｔｅｒ ＰＬＬ ｆｏｒ ｄｉｓｔｏｒｔｅｄ ｔｈｒｅｅ·ｐｈａｓｅ ｓｙｓｔｅｍｓ 扰动时存在缺陷的问题，文章提出了使用ＤＳＯＧＩ— ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，２０１２，２７ ＰＬＬ技术。仿真及实验波形均证明： （１）：３２１—３３０． ［７］Ｌｉｃｃａｒｄｏ Ｆ，Ｍａｒｉｎｏ Ｐ，Ｒａｉｍｏｎｄｏ Ｇ．Ｒｏｂｕｓｔ ａｎｄ ｆａｓｔ （１）在电网电压不平衡跌落时，ＤＳＯＧＩ．ＰＬＬ能 够很好地完成锁相功能，输出电流相位几乎不受电 ｔｈｒｅｅ—ｐｈａｓｅ ＰＬＬ ｔｒａｃｋｉｎｇ ｓｙｓｔｅｍ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔｒｏｎｉｃｓ，２０１１，５８（１）：２２１—２３１． 网波动影响。 ８０ 电工电能新技术 第３５卷第７期 Ｄｅｓｉｇｎ ｏｆ ｈｉｇｈ—ｐｅｒｆｏｒｍａｎｃｅ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ ｕｓｅｄ ｉｎ ｇｒｉｄ－ｃｏｎｎｅｃｔｅｄ ｉｎｖｅｒｔｅｒ ＪＩＡＮＧ Ｙａｎ—ｘｉｎｇ，ＰＡＮ Ｙｉ—ｋｕｎ，ＤＯＵ Ｗｅｉ （Ｂｅｉｊｉｎｇ Ｃｏｒｏｎａ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．Ｌｔｄ．，Ｂｅｉｊｉｎｇ １０００８３．Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ－Ｔｈｉｓ ｐａｐｅｒ ｐｒｏｐｏｓｅｓ ａ ｒａｐｉｄ ａｎｄ ａｃｃｌｌｒａｔｅ ＰＬＬ ｍｅｔｈｏｄ ｏｆ ｅｘｔｒａｃｔｉｎｇ ｇｒｉｄ ｖｏｈａｇｅ ｐｈａｓｅｗｈｉｃｈ ｊｓ ａｉｍｅｄ ｔ０ ，ｓｏｌｖｅ ｔｈｅ ｔｒａｄｉｔｉｏｎａｌ ＰＬＬ ｐｅｒｆｏｒｍａｎｃｅ ｄｅｇｒａｄａｔｉｏｎ ｐｒｏｂｌｅｍ ｉｎ ｔｈｅ ｖｏｌｔａｇｅ ｄｒｏｐ， ｒｅｑｕｅｎｃｙ ｄｉｓｔｕｒｂａｎｃｅ ａｎｄ Ｄｈａｓｅ ｆｍｕｔａｔｉｏｎ·Ｔｈｅ ｓｃｈｅｍｅ ｃｏｕｌｄ ｅｘｔｒａｃｔ ｐｏｓｉｔｉｖｅ ｓｅｑｕｅｎｃｅ ｃｏｍｐｏｎｅｎｔ ｗｈｉｌｅ ｆｉｌｔｅｒｉｎｇ ｏｕｔ ｎｅｇａｔｉｖｅ ｉｎｔｅｄ－ｅｒｉｎｇ ｃ０ｍｐｏｎｅｎｔ ｂｙ ａｐｐｌｙｉｎｇ ｄｏｕｂｌｅ ｓｅｃｏｎｄ—ｏｒｄｅｒ ｇｅｎｅｒａｌｉｚｅｄ ｉｎｔｅｇｒａｌ（ＤＳＯＧＩ ＰＬＬ），ｔｈｕｓ ａｔｔａｉｎｉｎｇ ｔｈｅ ｇｏａ１ ｏｆ ｓｐｅｅｄ ｉｎｃｒｅａｓｅ ａｎｄ ｓｔｅａｄｙ ｓｔａｔｅ ｅｒｒｏｒ ｒｅｄｕｃｔｉｏｎ．Ｉｔ ｃａｎ ｅｘｔｒａｃｔ ｔｈｅ ｇｒｉｄ ｖｏｌｔａｇｅ ｐｏｓｉｔｉｖｅ ｓｅｑｕｅｎｃｅ ｃｏｍｐｏｎｅｎｔ ｅｆｆｅｃｔｉｖｅｌｙ ｂｙ ｕｓｉｎｇ ｇｅｎｅｒａ１． ｉｚｅｄ ｉｎｔｅｇｒａｌ ａｎｄ ｓｔａｎｄａｒｄ ｔｈｒｅｅ－ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ． Ｂａｓｅｄ ｏｎ ｔｈｅｏｒｅｔｉｃ ａｎａｌｙｓｉｓ ａ ｓｉｍｕｌａｔｉｏｎ ｏｆ ｔｈｅ ｐｒｏｐｏｓｅｄ ａ１ｇｏ— ．ｒｉｔｈｍ ｗａｓ ｂｕｉｌｄ ａｎｄ ｖｅｒｉｆｉｅｄ ｂｙ ａ ｌＯ０ ｋＷ ｇｒｉｄ—ｃｏｎｎｅｃｔｅｄ ｉｎｖｅｒｔｅｒＴｈｅ ｓｉｍｕｌａｔｉｏｎ ａｎｄ ｅｘｐｅｒｉｍｅｎｔ ｒｅｓｕ１ｔｓ ｉｎｄｉｃａｔｅ ｔｈａｔ ｔｈｉｓ ＰＬＬ ｃａｎ ｐｒｏｖｉｄｅ ｓｐｅｅｄｙ ａｎｄ ａｃｃｕｒａｔｅ ｐｏｓｉｔｉｖｅ ｓｅｑｕｅｎｃｅ ｆｕｎｄａｍｅｎｔａｌ ｖｏｌｔａｇｅ ｐｈａｓｅ ａｎｄ ｉｍｐｒ０ｖｅ ｔｈｅ ｇｒｉｄ— ｃｏｎｎｅｃｔｅｄ ｓｙｓｔｅｍ ｃｏｎｔｒｏｌ ｐｅｒｆｏｒｍａｎｃｅ ｕｎｄｅｒ ｔｈｅ ｖｏｌｔａｇｅ ｄｒｏｐ， ｆｒｅｑｕｅｎｃｙ ｄｉｓｔｕｒｂａｎｃｅ ａｎｄ ｐｈａｓｅ ｍｕｔａｔｉ０ｎ ｃｏｎｄｉ． ｔｉｏｎｓ． Ｋｅｙ ｗｏｒｄｓ：ｐｈｏｔｏｖｏｈａｉｃ；ｇｒｉｄ—ｃｏｎｎｅｃｔｅｄ ｉｎｖｅｒｔｅｒ；ＰＬＬ：ＤＳＯＧＩ
